y_u_yu_yu_的博客

1. 以笔记本电脑作为上位机，FPGA作为下位机 2. 笔记本电脑给FPGA发送数据，FPGA接收数据后再发送回串口

**处理器与外部设备通信的两种方式：并行通信与串行通信**

FIFO的英文全称是First In First Out，即先进先出。FPGA使用的FIFO一般指的是对数据的存储具有先进先出特性的一个缓存器，常被用于数据的缓存，或者高速异步数据的交互也即所谓的跨时钟域信号传递

当我们想驱动一个RAM的IP核时，我们需要提供六个信号：clk（时钟）、rst（复位信号）、wea（读写切换）、data（数据线）、addr（地址线）、en（ram的使能）

手把手教你在Vivado创建一个PLL或MMCM的IP核（超详细）

Xilinx时钟资源概述

FPGA与触摸按键

Verilog基础语法的一些细节总结

手把手教你在vivado下编写一个xdc文件

手把手教你创建第一个Vivado工程

verilog是先出的，但是VHDL先成为的IEEE标准（1987，verlilog则是1995），VHDL是美国军方推出的，verilog是私人企业推出。：提供了综合技术分析的功能，是将RTL级设计转化为门级表示的一个过程，将RTL级推演的网表文件映射到FPGA器件的原语上，去生成一个综合的网表文件。可以扩展适应于极大型的设计，因为利用最新共享的可扩展数据模型，可以估算整个流程各个阶段的功耗，时序和占用面积，从而对布线布局和时序进行优化。，可以完成从设计输入、综合适配、仿真到下载的完整FPGA设计流程。

windows11下安装vivado2019

先产生的ASIC，然后因为ASIC的设计生产时间和成本太高，得一板一板设计测试，所以诞生了PLD，而FPGA采用了全新的架构，极大改善了传统PLD。