手把手教你创建第一个Vivado工程

已于 2022-10-28 20:33:31 修改
阅读量2.9k 收藏 26
点赞数 5
分类专栏： FPGA 文章标签： fpga开发
于 2022-09-26 17:27:29 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/y_u_yu_yu_/article/details/127055991
版权

文章目录

1.打开vivado后点击首页“Create Project”

在这里插入图片描述

2.开始创建工程

在这里插入图片描述

3.给工程命名并选择工程路径

在这里插入图片描述

4.选择创建RTL工程

在这里插入图片描述

5.选择芯片类型

根据自己的板子型号选择其中几个下拉框，可以缩小范围，最后在下面的选项中选择你自己的芯片
在这里插入图片描述

6.完成工程创建

在这里插入图片描述

7.对工程页面的简单介绍

在这里插入图片描述

普通的晓学生
关注
  • 5
    点赞
  • 踩
  • 26
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
手把手教您使用Vivado建立第一个工程
12-21
1.手把手教你学会使用vivado建立第一个设计； 2.属于入门级教程，高手勿喷。
vivado利用Tcl快速建立hdmi_vdma BlockDesign
10-18
包含快速建立hdmi_vdma工程的tcl，建立工程用得到的IP核，时序约束文件，输出显示文字的库函数，SDK源码，适用于PYNQ_Z2，建议尽量使用2019.1版本的vivado
ZYNQ-Linux开发之（二）Vivado工程搭建、Block Design设计搭建、PS、PL的IP核的使用配置
qq_38584212的博客
07-02 5737
其他可能需要配置的是PL Fabric Clocks，根据之后添加PL的IP核所需的时钟确定，比如本工程的PL的IP核中有的需要100M时钟，有的需要200M时钟，有的需要125M时钟，还有的需要10M时钟，则可按下图设置，对于精度要求不高的IP核，还可以通过添加时钟的IP来进行时钟的倍频实现需要的时钟。4. SD有两个可选，一般设计中SD0为SD卡槽，SD1为EMMC，若为板卡存在EMMC芯片则SD0和SD1都需要勾选，无论是否有EMMC，SD0都是必须选择的。
vivado创建项目、创建设计文件、修改编辑器
chen666946的博客
09-29 1055
本文主要帮助不会使用vivado的小白，包含如何使用vivado创建项目、创建设计文件/仿真文件，如何修改vivado默认编辑器。
vivado block design模块+自动生成顶层的设计方法
最新发布
weixin_52531107的博客
03-22 1409
以前bd的教程总是围绕zynq展开，普通PL也都是自己写顶层，没有直接PL生成顶层的，所以写一篇。当设计模块越来越繁多，图形化可能是唯一的选择，bd可以清楚的看清信号走向，模块划分，自动生成顶层，极大提升效率，避免错误。，先检查路径是否有中文（会导致识别不到文件），再查看待模块内部子模块是否存在（比如内部在另一个工程例化了FIFO的ip，把模块拖到当前工程时没创建IP）。创建新顶层的工作顺手就帮你做了。简单的使用就这么多，当然也有好多地方没说，不过只要做一个简单的工程就算入门，剩下的可以自己学了。
Xilinx Vivado的使用详细介绍（1）：创建工程、编写代码、行为仿真
lxm920714的专栏
08-28 9205
新建工程 打开Vivado软件，直接在欢迎界面点击Create New Project，或在开始菜单中选择File - New Project即可新建工程。 点击Next； 输入工程名称和路径。 选择RTL Project，勾选Do not specify sources at this time（这样可以跳过添加源文件的步骤，源文件可以后面再添加）。 直接选择Boards，然后选择Zedboard Zynq Evaluation and Development Kit 硬件...
Vivado建立新工程详细步骤(vivado 2016.4)
syrg520的博客
08-28 4042
1.新建工程选择Greate New Project,点击NEXT，（打开已经建立好选择Open Project） 2.这里写工程名及工程路径 3.选择RTL级工程 4.选择自己使用的ZYNQ型号，然后finish 5.添加文件 6.此处选择建立设计文件，再选择建立约束文件，然后新建文件或者添加已经相应建立好的文件（如需其他文件也可相应建立） 7.新建文件后，写文件名 8.点击OK,再点击Yes.（此处添加输入输出引脚，也可以在文件中自己编写） 9.到这里，新工程的建立完成 ...
vivado使用方法(初级）
qq_46689721的博客
09-12 1万+
Vavido初次使用
vivado工程创建及工程测试testbench教程
weixin_62380586的博客
03-04 5605
vivado工程创建及工程测试testbench教程
1、vivado新建工程
m0_52197400的博客
05-16 1661
这里使用vivado2017.4版本来演示一个工程的新建
（二）vivado新建项目
我笑了
07-21 1020
vivado新建项目
101-Vivado创建工程（LED工程）
12-31
FPGA初级就业课程共100篇文章，目的是为了让想学FPGA的小伙伴快速入门。
用Vivado实现你的第一个Project.pdf
01-21
用Vivado实现你的第一个Project
Vivado使用教程.zip_vivado中文教程_vivado使用教程_vivado指南_vivado教程_vivado视频教
07-15
这是关于VIVADO的使用教程，对于初学者来说，非常有用
VIVADO练习工程
07-30
一个练习VIVADO的工程文件，练习使用FIFO，里面有几处错误，还没有找到原因。刚刚开始学习VIVADO和FPGA还有ZYNQ。写得比较乱
Vivado创建工程步骤
A762268085的博客
03-06 519
注意，此处不仅要确保端口一一对应，还需要保证Bank的电压值以及类型一一对应，不清楚的可以查看开发板原理手册。如果已经提前编写好了可以直接导入，也可以进入工程后再进行约束【在左上角的位置点击I/O Planning进行引脚的约束（即将代码的端口与开发板的端口一一对应）】通过片内逻辑分析仪（即片内的本身资源充当逻辑分析的作用，因此可以定制化，但是对于占用资源较多的工程，会导致出现资源不足以支撑片内逻辑分析的情况）第一个子选项代表不需要定义源码，若已经提前编写好了代码，则此处不需要勾选。
一、vivado中建立工程，创建zynq嵌入式系统
魔亦有道的博客
07-13 1万+
打开vivado，点击create New Project， 下边的建立子目录工程一定要勾选。点击下一步： 选择第一个，下方可选项不要勾选。点击下一步： 选择verilog语言，不添加文件，然后一直点击下一步：到了选板子的步骤，直接点击boards， 选择如图： 完成。 创建zynq嵌入式系统：创建一个block Design ，在Flow Navigator区域展开IP
vivado创建原理图模块
YDY5659150的专栏
12-05 4403
创建RTL的图形
Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现（implementation）的区别？
热门推荐
孤独的单刀
12-13 1万+
Xilinx Vivado的RTL分析（RTL analysis）、综合（synthesis）和实现（implementation）的区别？
如何通过tcl创建vivado工程
08-08
### 回答1： 要通过Tcl脚本创建Vivado工程，可以按照以下步骤操作： 1. 打开Vivado软件，创建一个新工程，设置好工程的基本信息，包括名称、路径、FPGA器件型号等。 2. 在Vivado软件的Tcl控制台中，使用“write_project_tcl”命令生成一个Tcl脚本，该脚本包含了工程的所有设置信息，包括约束文件、IP核等。 3. 将生成的Tcl脚本保存到本地，可以将其命名为“create_project.tcl”，并将其放在与工程同一目录下。 4. 打开命令行窗口，进入Tcl脚本所在目录，执行“vivado -mode batch -source create_project.tcl”命令，即可自动创建Vivado工程，并将工程文件保存在指定的目录中。 需要注意的是，在执行Tcl脚本之前，必须确保Vivado软件已经正确安装，并且Tcl的环境变量已经配置好。另外，在编写Tcl脚本时，可以参考Vivado软件的官方文档，使用Tcl命令对工程进行设置和操作。 ### 回答2： 要通过Tcl创建Vivado工程，可以按照以下步骤进行： 1. 打开Vivado软件，点击“Tools”菜单栏下的“Run Tcl Script”选项。 2. 在弹出的对话框中，点击“Browse”按钮选择Tcl脚本文件，或者直接在文本框中输入Tcl脚本的路径。 3. 编写Tcl脚本，创建Vivado工程。使用Tcl命令来执行各种操作，例如创建工程、添加设计文件、设置约束等。可以使用诸如"create_project"、"add_files"、"set_property"等命令。 4. 在Tcl脚本的最后，可以使用"launch_runs"或者"start_gui"命令来启动工程的生成和运行。 5. 运行Tcl脚本，等待Vivado软件自动执行各项操作。在弹出的对话框中选择是否在运行过程中显示GUI界面，如果选择显示GUI界面，可以通过界面来观察工程的创建和运行过程。 6. 完成Tcl脚本的运行后，Vivado工程就创建好了。可以在Vivado软件中打开该工程，查看工程中包含的设计文件、约束文件以及任何其他所需的文件。 通过Tcl脚本创建Vivado工程可以自动化执行各种操作，减少了手动操作的复杂性，提高了工程的创建效率。并且，Tcl脚本可以保存下来，方便之后重复使用或进行批处理操作。 ### 回答3： 要通过Tcl创建Vivado工程，您可以按照以下步骤进行操作： 1. 打开Vivado软件，并点击“打开工具”菜单下的“Tcl命令窗口”。 2. 在Tcl命令窗口中，首先使用以下命令创建和设置一个新的工程目录： `create_project <工程名称> <工程路径>` 例如：`create_project myproject C:/Users/User/Documents/VivadoProjects` 3. 接下来，使用以下命令切换到刚才创建的工程目录： `cd <工程路径>/<工程名称>` 例如：`cd C:/Users/User/Documents/VivadoProjects/myproject` 4. 然后，使用以下命令添加需要使用的设计文件： `add_files -fileset <文件集名称> <文件路径>` 例如：`add_files -fileset sources_1 C:/Users/User/Documents/VivadoProjects/myproject/mydesign.vhd` 您可以根据需要重复执行此命令来添加多个设计文件。 5. 然后，使用以下命令指定需要使用的约束文件： `add_files -fileset <文件集名称> <文件路径> -constraint` 例如：`add_files -fileset constrs_1 C:/Users/User/Documents/VivadoProjects/myproject/myconstraints.xdc -constraint` 同样地，您可以根据需要重复执行此命令来添加多个约束文件。 6. 在完成设计文件和约束文件的添加后，使用以下命令进行综合和实现： `synth_design -top <设计顶层模块名称>` `impl_1 -top <设计顶层模块名称>` 例如：`synth_design -top mydesign` `impl_1 -top mydesign` 7. 最后，使用以下命令生成比特流文件： `write_bitstream -force <比特流文件路径>` 例如：`write_bitstream -force C:/Users/User/Documents/VivadoProjects/myproject/myproject.bit` 完成上述步骤后，您将成功通过Tcl创建了一个Vivado工程，并生成了比特流文件。请注意，您可以根据具体的设计要求和路径进行适当的修改。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

普通的晓学生

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值