Verilog HDL数字集成电路设计
关注
分享
扫一扫
文章平均质量分 94
学习Verilog HDL数字集成电路设计原理与应用（西电蔡觉平老师）
普通的晓学生
这个作者很懒，什么都没留下…
展开
-
数字集成电路设计（六、Verilog HDL高级程序设计举例）
一部分典型电路的笔记原创 2022-11-23 15:48:20 · 2695 阅读 · 1 评论 -
数字集成电路设计（五、仿真验证与 Testbench 编写）（五）
编译预处理语句和Verilog HDL测试方法的介绍原创 2022-11-22 21:30:08 · 830 阅读 · 1 评论 -
数字集成电路设计（五、仿真验证与 Testbench 编写）（四）
用户自定义元件模型（不重要）和基本门级元件和模块的延时建模原创 2022-11-22 19:20:04 · 1427 阅读 · 0 评论 -
数字集成电路设计（五、仿真验证与 Testbench 编写）（三）
任务和函数+典型测试向量的设计原创 2022-11-21 23:11:17 · 872 阅读 · 0 评论 -
数字集成电路设计（五、仿真验证与 Testbench 编写）（二）
信号时间赋值语句原创 2022-11-20 11:05:47 · 1078 阅读 · 0 评论 -
数字集成电路设计（五、仿真验证与 Testbench 编写）（一）
Verilog HDL 电路仿真和验证概述和与仿真相关的系统任务原创 2022-11-19 23:49:08 · 4412 阅读 · 2 评论 -
数字集成电路设计（四、Verilog HDL数字逻辑设计方法）（三）
有限状态机原创 2022-11-18 22:30:22 · 743 阅读 · 0 评论 -
数字集成电路设计（四、Verilog HDL数字逻辑设计方法）（二）
时序电路的设计原创 2022-11-17 17:14:49 · 3706 阅读 · 2 评论 -
数字集成电路设计（四、Verilog HDL数字逻辑设计方法）（一）
组合电路的设计原创 2022-11-16 22:07:54 · 3998 阅读 · 0 评论 -
数字集成电路设计（三、Verilog HDL程序设计语句和描述方式）（二）
电路设计过程中，Verilog HDL有三种程序设计方式：数据流建模，行为级建模，结构化建模。本文讲述了结构化建模原创 2022-11-15 00:12:13 · 1741 阅读 · 0 评论 -
数字集成电路设计（三、Verilog HDL程序设计语句和描述方式）（一）
电路设计过程中，Verilog HDL有三种程序设计方式：数据流建模，行为级建模，结构化建模。本文讲述了数据流建模和行为级建模原创 2022-11-14 20:50:00 · 3236 阅读 · 0 评论 -
数字集成电路设计（二、Verilog HDL基础知识）
Verilog来源于C语言，后面会发现它的语法集和C语言几乎完全一样，但是设计方法和C语言完全不一样原创 2022-11-13 20:36:07 · 3047 阅读 · 0 评论 -
数字集成电路设计（一、Verilog HDL数字集成电路设计方法概述）
Verilog HDL数字集成电路设计方法概述原创 2022-11-12 23:28:27 · 2467 阅读 · 2 评论