PCIe6.0 AIC金手指和板端CEM连接器信号完整性设计规范

小孟boy

于 2024-09-27 10:08:30 发布

阅读量731

点赞数 5

分类专栏： SI 文章标签：设计规范信号完整性 pcb工艺 PCIe PCIe6.0

本文链接：https://blog.csdn.net/yinuoheqian123/article/details/142531531

版权

SI 专栏收录该内容

119 篇文章 255 订阅

订阅专栏

先附上我之前写的关于PCIe5.0金手指的设计解读：

PCIe5.0的Add-in-Card(AIC)金手指layout建议（一）_pcie cem-CSDN博客

PCIe5.0的Add-in-Card(AIC)金手指layout建议（二）_gnd bar-CSDN博客

首先，相较于PCIe5.0，PCIe6.0的金手指规格有变化：

再说金手指部分的SI设计，金手指部分最中间两层GND的延伸，这一点延续了PCIe5.0的要求。对于支持32GT/s及以上速率的AIC，最中间两层GND必须从板内走线区域延伸到整个金手指区域，而且金手指表面铜皮距离内层GND深度至少0.52mm，也就是叠层中从TOP层的铜皮到最中间GND层至少约20.5mil的距离。

对于金手指南侧的GND孔，PCIe6.0要求和PCIe5.0基本一致。对于支持32GT/s及以上速率的AIC，金手指南侧必须放一排孔，这些孔和内层的GND平面连在一起。这些孔必须是通孔，可以通过两面的GND焊盘相互连接，不指定钻孔和孔盘尺寸。孔的上边沿距离远端金手指在PCIe5.0时是3.2mm，在PCIe6.0时是2.7mm，GND孔必须按照Ⅰ字形连在一起。孔的位置必须介于pin位置中间，孔和pin中心距0.5mm。

在金手指的次外层，需要设计一条GND bar，将所有南侧的GND孔连在一起，这一条GND bar和板内GND孔的间距在PCIe5.0时为3.2mm，在PCIe6.0时为2.7mm，GND bar宽度为0.71mm(28mil)，这样和金手指的倒角区域保持了足够的间距不会漏铜。

再说说板端的CEM连接器，支持PCIe5.0或6.0的连接器必须使用表贴式，pin pitch是1mm，焊盘尺寸0.53*2mm。所有GND pin必须在两侧设计相邻的GND孔，这些孔离pin越近越好，孔和pin的连线宽度0.53mm，孔的孔盘直径0.53mm。高速pin挖空说明，不要在出线侧挖空，挖空范围不要扩展到GND/Power/Sideband信号pin下方。