PCIe5.0的Add-in-Card(AIC)金手指layout建议（一）

PCIe CEM规范允许两种不同的AIC金手指设计，一种是满足32.0 GT/s的要求，另一种是用在16.0 GT/s及以下的情况。

首先说一下第一种情况，“Full Core Shielding Planes with Fingertip South Vias” 即在金手指的内层将地平面铺到金手指边缘的地孔位置（结合后面的图更易于理解）。在PCIe5.0链路中必须使用此设计，在PCIe4.0及以下链路中推荐使用此设计。

这种布局通过金手指区域中的PCB内层GND平面，显著减少了高速Rx和Tx通道之间的近端串扰（NEXT）。这显著提高了信道性能。然而，必须仔细注意布局要求。

为了满足信号完整性，需要做如下布局：

1.金手指最中心的内层GND层需要延伸到南侧的金手指边缘；

2.金手指北侧（靠近板内）的GND孔要接到金手指的地平面，相邻的接地过孔通过表面蚀刻连接。

3.类似的过孔阵列被添加到金手指的南侧（靠近板边），这些过孔连接金手指内部的接地平面。这些过孔有效地镜像了金手指北侧的地孔。南侧的地孔也是通过表面蚀刻连接。

4.在次外层，南侧的GND孔通过一个Ground Bar连接在一起。

 金手指尺寸：

PCIe5.0的金手指宽度为0.6mm，PCIe4.0的金手指宽度为0.7mm

长度有两种，所有的GND pad长度为3.2mm，紧靠南部连接的过孔，其他的包含高速PCIe信号、电源、Sideband、PRESENT1#和PRESENT2#这些pad长度为3mm。

作为对比，PCIe4.0的金手指长度为3.91mm，但PRESENT1#和PRESENT2#是3.2mm。

 金手指表面分布

相邻的金手指地孔：

CEM规范要求在金手指邻近区域布局GND孔。过孔需要分布在金手指的间隙，这些地孔可以抑制连接器接口中存在的接地谐振。PCIe 5.0 CEM规范要求在金手指pad之间的每个间隙上方放置一个接地过孔，就是沿AIC金手指pinfield（例如，x16连接器中的位置A12/B12到A82/B82）间隔1mm的均匀接地过孔阵列。这和PCIe4.0的要求不同。金手指的A1/B1-A11/B11可以不加这些地孔，因为没有高速信号，但是加了也没事。

尽管建议使用直径为8mil（或更小）的钻头，但这些相邻的金手指接地通孔不会阻碍从金手指通孔/pad旁边引出的走线。较小的钻头和孔盘通常会留下较大的间隙，并允许地面过孔之间的信号更容易逸出。从过孔区域引出时需要一小段单端走线。注意：

1.两到三个相邻的地孔pad应该连在一起，保留间隙允许走线从信号pin引出。

2.靠近板内的金手指GND孔应该尽量靠近金手指的pin，并放置在pin间隙的正中间。

3.建议钻孔尺寸为8-10mil，因为并不影响最终效果，并不一定要使用特殊的钻孔尺寸。

标金手指地孔分布，高亮了出线

 Note：尽量将地孔pad连在一起，保留信号出线间隙。

金手指核心屏蔽层面

金手指下方区域必须要有内部的平面层，以抑制PCB正面和背面指边之间的串扰。这些核心屏蔽层分布在最里面的层面，举个例子，一个10层的叠层，那么屏蔽层应该是5&6层。这些层延伸至金手指区域3.91mm，超出金手指pin。覆盖金手指pin的3mm长度，并连接到金手指尖的南侧GND孔。这些层屏蔽了连接器表面所有Rx和Tx之间的近端串扰。从信号完整性角度考虑，这些层距离金手指外表面至少要0.52mm（21mil），或者换一种说法，这些层必须在金手指厚度1.57mm的中间1/3厚度范围内。这些层可能是距离表面距离大于0.52mm的5mil core的两个表面。只需要两个层面作为屏蔽层。其他的内层金属层应该在金手指的北侧（靠近板内侧），避免和板边的GND bar连接。

核心屏蔽层必须在金手指下方，但不能延伸到CHAMFER REGION