从0开始搭建完整UVM工程（可直接用于实际的工程中）、含源码(包括makefile文件)、可直接运行，及详细注释

已于 2023-07-10 21:16:51 修改
阅读量768 收藏 2
点赞数
分类专栏： uvm 文章标签： uvm 数字ic
于 2023-05-21 21:28:44 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/youzjuer/article/details/130796897
版权

一、说明

网上的实现uvm工程代码都是抄自张强所著的《UVM实战》，都是讲所有文件放到一个文件夹，且不涉及到实际工程中的uvm结构，以及多文件层级结构，让人理解起来较为困难，本文则将会从0开始教大家如何搭建一个具有实际工程效果的UVM框架：

其对应的书中的框架图如下所示：

二、文件结构层次

从上图中、可以看出其整个结构与UVM框架给出的结构是完全相同的，且包含所有要的所有组件。

 三、执行

本文采用的是modelsim仿真工具，平台为win10，如果采用linux和vcs，可私信

进入到build文件下，执行./run_gui.bat，得到的结果如下所示

其中bat文件的内容为：

@REM 必须项࿰
了解本专栏 订阅专栏 解锁全文 超级会员免费看
youzjuer
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
在vcs中用uvm的makefile
Huang_MJIC的博客
04-24 5824
UVM_VER = uvm-1.1 UVM_SUB_VER = d UVM_HOME = /apps/uvm VCS = vcs VCS_OPTS = -sverilog +acc +vpi -timescale=1ns/1ns $(EXTRA_VCS_OPTS) .PHONY: clean vcs vcs_debug vcs_std default: ...
前言技术-芯片-寄存器生成与uvm ral访问环境搭建全流程工程
02-14
寄存器生成与uvm ral访问环境搭建全流程工程 芯片设计与验证工程师必备！
UVM 验证测试平台搭建简单示例（详细）
05-23
该文档详细介绍利用UVM验证方法学库搭建system Verilog 测试验证平台的步骤和方法，我看完后感觉很好。能够很快入门UVM，是个不错的资料，分享给大家。
windows下使用modelsim搭建uvm验证环境时遇到问题:can‘t locate a C/C++ compiler for ‘DPI Export Compilation ‘。
最新发布
qq_33300585的博客
04-10 476
windows下使用modelsim搭建uvm验证环境时遇到问题:can't locate a C/C++ compiler for 'DPI Export Compilation '。
UVM如何启动、执行一个仿真
mute_dog的博客
06-13 2724
UVM如何启动一个仿真
数字 09 modelsim中怎么仿真《UVM实战》中的例程
qq_41034231的博客
08-12 3508
实际操作 1 新建工程 2 加文件 3 hello world module Hello_World; initial begin $display("Hello World! SystemVerilog"); end endmodule 4 编译 编译成功下方transcript会有提示，如果错误按照提示修改 work里面出现对应的编译后文件，如果没有出现该文件，尝试改一下程序里面的模块名...
Makefile使用教程
weixin_55225128的博客
01-02 2321
实际上这是按照VCS实际运行过程来划分步骤的，VCS运行的过程是将编译通过的文件临时存储，然后通过细化成为可执行的文件.simv，最后通过执行.simv文件即可完成文件的编译与仿真。注意：incdir文件的时候，只能包含文件夹下的文件，而不包括下级文件夹的内容（如果要包含下级文件夹的内容，需要写+incdir+uvm/{test，test/basic_test}，这样就包括了uvm下test文件中的文件，同时包含了uvm下test下basic_test中的文件）Makefile中的=，:=，+=的用法。
Linux中UVM环境搭建
PPRAM的博客
08-27 992
例如：以上就是今天要讲的内容，本文仅仅简单介绍了pandas的使用，而pandas提供了大量能使我们快速便捷地处理数据的函数和方法。
VCS使用Makefile教程
博主毕竟还是人，肯定会有错误，各位看的时候发现错误提出来就好
02-28 3759
在从事IC验证工作的过程中，其实最开始的一步不是写什么test plan或者说verification of structure，而是应该知道makefile怎么写，先写出一个通用，基础的编译仿真脚本，可能会让你编译仿真轻松一点。 这份Makefile使用教程仅是基础版，不涉及复杂编译环境
UVM验证平台搭建.rar_UVM_UVM平台搭建_UVM验证流程_uvm平台架构_uvm验证
07-15
搭建uvm验证平台,通用验证平台结构和搭建流程介绍
uvm-1.2_hidden871_universal_源码_uvm1.2_UVM_
10-03
Accellera Universal Verification Methodology1.2源代码
UVM cookbook 2013 自制详细书签版+练习代码，UVM查询手册.zip
08-24
Table of Contents Articles Introduction 0 Cookbook/Introduction 0 Cookbook/Acknowledgements 1 Testbench Architecture 2 Testbench 2 Testbench/Build 9 Testbench/Blocklevel 19 Testbench/IntegrationLevel 29 Component 39 Agent 42 Phasing 48 Factory 53 UsingFactoryOverrides 56 SystemVerilogPackages 62 Connections to DUT Interfaces 65 Connections 65 SVCreationOrder 71 Connect/SystemVerilogTechniques 73 ParameterizedTests 75 Connect/Virtual Interface 78 Config/VirtInterfaceConfigDb 86 Connect/VirtInterfacePackage 90 Connect/VirtInterfaceConfigPkg 93 Connect/TwoKingdomsFactory 97 DualTop 103 VirtInterfaceFunctionCallChain 106 BusFunctionalModels 108 ProtocolModules 111 Connect/AbstractConcrete 115 Connect/AbstractConcreteConfigDB 118 Configuring a Test Environment 126 Configuration 126 Resources/config db 131 Config/Params Package 134 Config/ConfiguringSequences 139 ResourceAccessForSequences 142 MacroCostBenefit 145 Analysis Components & Techniques 146 Analysis 146 AnalysisPort 149 AnalysisConnections 152 MonitorComponent 158 Predictors 161 Scoreboards 163 MetricAnalyzers 170 PostRunPhases 172 Matlab/Integration 175 End Of Test Mechanisms 183 EndOfTest 183 Objections 185 Sequences 188 Sequences 188 Sequences/Items 193 Transaction/Methods 195 Sequences/API 200 Connect/Sequencer 204 Driver/Sequence API 206 Sequences/Generation 213 Sequences/Overrides 221 Sequences/Virtual 223 Sequences/VirtualSequencer 231 Sequences/Hierarchy 237 Sequences/SequenceLibrary 242 Driver/Use Models 246 Driver/Unidirectional 247 Driver/Bidirectional 250 Driver/Pipelined 255 Sequences/Arbitration 267 Sequences/Priority 276 Sequences/LockGrab 277 Sequences/Slave 284 Stimulus/Signal Wait 290 Stimulus/Interrupts 294 Sequences/Stopping 301 Sequences/Layering 302 Register Abstraction Layer 308 Registers 308 Registers/Specification 315 Registers/Adapter 317 Registers/Integrating 321 Registers/Integration 327 Registers/RegisterModelOverview 332 Registers/ModelStructure 334 Registers/QuirkyRegisters 344 Registers/ModelCoverage 349 Registers/BackdoorAccess 354 Registers/Generation 357 Registers/StimulusAbstraction 358 Registers/MemoryStimulus 370 Registers/SequenceExamples 375 Registers/BuiltInSequences 382 Registers/Configuration 386 Registers/Scoreboarding 389 Registers/FunctionalCoverage 395 Testbench Acceleration through Co-Emulation 401 Emulation 401 Emulation/SeparateTopLevels 404 Emulation/SplitTransactors 410 Emulation/BackPointers 415 Emulation/DefiningAPI 419 Emulation/Example 422 Emulation/Example/APBDriver 430 Emulation/Example/SPIAgent 435 Emulation/Example/TopLevel 441 Debug of SV and UVM 444 BuiltInDebug 444 Reporting/Verbosity 455 UVM/CommandLineProcessor 460 UVM Connect - SV-SystemC interoperability 464 UvmConnect 464 UvmConnect/Connections 466 UvmConnect/Conversion 468 UvmConnect/CommandAPI 472 UVM Express - step by step improvement 476 UvmExpress 476 UvmExpress/DUT 481 UvmExpress/BFM 485 UvmExpress/WritingBfmTests 490 UvmExpress/FunctionalCoverage 498 UvmExpress/ConstrainedRandom 503 Appendix - Deployment 516 OVM2UVM 516 OVM2UVM/DeprecatedCode 527 OVM2UVM/SequenceLibrary 528 OVM2UVM/Phasing 530 OVM2UVM/ConvertPhaseMethods 535 UVC/UvmVerificationComponent 537 Package/Organization 548 Appendix - Coding Guidelines 555 SV/Guidelines 555 UVM/Guidelines 569 Appendix - Glossary of Terms 579 Doc/Glossary 579
UVM平台搭建过程.pdf
05-16
UVM+VCS+Verdi 的 liunx 平台搭建过程和 Questa-sim+UVM 的 window 平台搭建。
数字IC验证+UVM验证+异步FIFO的UVM环境搭建及验证
09-26
给了一个异步FIFO的代码工程，要求自己搭建UVM验证环境去验证这个设计，结果包括覆盖率收集以及错误点等等。 适合2023届目标IC验证领域的小伙伴做一个参考。 UVM验证环境源码在：..\asyn_fifo_project\asyn_fifo_uvm...
uvm+vcs+verdi基本平台搭建
11-09
uvm+vcs+verdi基本平台搭建,也许平台不是很难，但是网上没有 UVM 在 VCS 中的详细教程，但是对于初学者就是一道屏障，我探索了几天，下文将一步一步的举例子说明 UVM+VCS+Verdi 的 liunx 平台搭建过程
Makefile+VCS基础仿真笔记
weixin_41975611的博客
02-16 857
Makefile+VCS基础仿真笔记
UVM自学笔记3——项目之三——从零开始搭建ahb_sramc验证平台
ZhangShuHuai11的博客
09-04 8210
创建如下所示的目录结构： 2.在tb的文件下：顶层的testbench如下：在tb中，第24行的代码将uvm宏相关的内容include进来，第26行的代码把uvm_pkg包导入进来，然后将agent相关的包（ahb_pkg/sram_pkg），testcase相关的包（uvm_ahb_sram_test_pkg）以及env相关的包(uvm_ahb_sram_env_pkg)都导入进来，在第38行和39行将接口以virtual interface的形式配置给ahb_agent和sramc_agent下
UVM源码解读，UVM-1.2 code review notes
热门推荐
MangoPapa
11-14 1万+
逐个文件解读uvm源码
小白UVM实战学习笔记——环境搭建
scvsts的博客
11-30 588
初学UVM的环境搭建笔记
makefile中完整的uvm覆盖率收集编译选项代码
05-30
以下是一个UVM覆盖率收集的Makefile代码示例： ```makefile # 编译器和编译选项 CC = gcc CFLAGS = -g -Wall # UVM库路径和编译选项 UVM_HOME = /path/to/uvm-1.2 UVM_LIB = $(UVM_HOME)/lib/uvm_dpi UVM_CFLAGS = -I$(UVM_HOME)/src -I$(UVM_HOME)/src/dpi -L$(UVM_LIB) -luvm_dpi # 设计文件和测试文件的路径和名称 RTL_DIR = ./rtl TB_DIR = ./tb RTL = $(RTL_DIR)/my_design.sv TB = $(TB_DIR)/my_testbench.sv # 覆盖率收集代码的路径和名称 COV_DIR = ./cov COV_SRC = $(COV_DIR)/my_coverage.sv # 编译目标 TARGET = simv # Makefile规则 all: $(TARGET) $(TARGET): $(RTL) $(TB) $(COV_SRC) vcs -sverilog $(UVM_CFLAGS) +incdir+$(RTL_DIR)+$(TB_DIR)+$(COV_DIR) $(RTL) $(TB) $(COV_SRC) -o $@ clean: rm -rf $(TARGET) csrc simv.daidir ucli.key vc_hdrs.h ``` 在上面的Makefile代码中，我们使用`vcs`编译器编译了一个名为`simv`的可执行文件。通过使用`UVM_CFLAGS`编译选项，我们将UVM库路径和链接选项传递给编译器。我们还通过`+incdir`选项将设计文件、测试文件和覆盖率收集代码的路径添加到编译器的搜索路径中。 请注意，这只是一个简单的示例Makefile代码，实际的Makefile可能需要更多的细节和适合特定设计的自定义实现。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

youzjuer

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值