DDR3的设计出现[Synth 8-5396]警告

最新推荐文章于 2024-04-27 09:23:14 发布
最新推荐文章于 2024-04-27 09:23:14 发布
阅读量1.2k 收藏
点赞数
文章标签： FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/yu_jianyi/article/details/107325555
版权

DDR3警告，BD文件连线问题

图片: 原本ddr3的bd文件的设计如下图：原本的bd文件ddr3的设计，然后综合的时候出现以下警告出现的警告：修改后的设计如下：

yu_jianyi
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
VIVADO软件错误及解决办法汇总
Fan_zhaoyang的博客
03-16 2万+
VIVADO错误汇总
Vivado中综合，实现，编程和调试工程可能会出现的问题及解决方案
c17611255160的博客
07-31 1万+
Xilinx公司的IDE(集成开发环境) Vivado用处广泛，学会使用Vivado对FPGA的学习至关重要，这里以PRX100-D开发板为例，对Vivado的学习使用进行探讨。本文将会持续更新，列出一些常见的Vivado使用过程中出现的问题，供大家参考。 在Vivado使用过程中 出现的问题，主要会分为以下几类： 与Vivado软件本身相关的问题 Vivado综合，仿真，实现过程中出现的问题 编程和调试PRX100-D开发板注意事项 1.与Vivado软件本身相关的问题 Vivado在添加新
[Synth 8-3332] Sequential element XXX is unused and will be removed from module XXX.
weixin_51697462的博客
03-20 601
[Synth 8-3332]
11.8旧有报错与修改
m0_73553411的博客
11-08 252
我将uart_done（出问题的信号）的变量类型设为reg了，也就是我是这个信号的，这样做是错误的，哪怕你在接收模块确实定义的是reg类型，但是在顶层模块的时候，它可以视为是一条单纯的线而已，
vivado ERROR: [Synth 8-4556] size of variable is too large to handle
qq_39072246的博客
02-08 2001
在vivado中遇到的问题，数组无法设置特别大问题描述： ERROR: [Synth 8-4556] size of variable ‘mat_lin’ is too large to handle; the size of the variable is 4194304, the limit is 1000000 最终解决问题使用的TCL命令如下: set_param synth.elaboration.rodinMoreOptions "rt::set_parameter var_size_limit
Vivado Synth -8 5535 报错解决办法
世界各处去跑马
12-20 1万+
报错内容： Synth 8-5535 Port has illegal connections.it is illegal to have  a port connected to an input buffer and other compoents. 解决办法尝试： 1.  2.  尝试方法如下 https://www.xilinx.com/support/answers
xilinx fpga硬件调试
feifansong的博客
05-15 1万+
fpga硬件调试 (一)----mark_debug最近两个月开始用Vivado做项目，之前一直用ISE开发，个人觉得ISE方便好用，而Vivado编译又慢，还占内存，打开一个工程就需要好半天，可视化界面感觉也没什么用处，不如模块化的代码来的简单，而且还有一些bug。无奈xilinx公司不再开发ISE，到14.7就结束了，以后的芯片只能用Vivado做设计了，只能用...
Vivado使用技巧（3）：HDL/XDC中设置综合属性
bleauchat的博客
01-14 7293
Vivado综合工具支持直接在RTL文件或XDC文件中设置综合属性。如果Vivado识别出设置的属性，会创建与之相关的逻辑电路；如果不能识别设置的属性，会将该属性和值存放在生成的网表中。因为某些属性，例如LOC约束适用于布线过程，因此必须保留该属性配置情况以用于之后的过程； 本文将介绍Vivado综合工具支持的所有属性设置，并给出Verilog示例： 1.ASYNC_REG 将reg类型配置...
vivado----fpga验证调试
Buyi_Shizi的博客
06-17 1万+
在vivado中fpga功能验证比ise中方便了很多，主要体现在debug的ip核生成以及最后的波形观察和调试上，下面我就从这两个方面说一下vivado的fpga验证调试。     fpga验证的步骤一般是：     × 在代码中加入关键字，表示信号要被调试.     × 进行elaboration和synthesis.     × 打开synthesis, 设置debug核.
ISE/Vivado调试过程中经常遇到的几种warning，以及解决办法，一些verilog使用技巧
热门推荐
weiyunguan8611的博客
09-02 8万+
由于最近已经也刚刚接手项目，遇到特别多的问题，所以把遇到的问题记录一下，自己学习的同时，把过程分享出来，希望对大家有一定的帮助，共同进步。下面就是ISE调试过程中经常遇到的几种warning，以及解决办法，自己整理成文档，以供参考： 1、Redeclaration of ansi port XX is not allowed “不允许重新声明ansi端口XX”。 出现的原因是在程序中声明了两......
vivado编译报错 [Synth 8-439]
1615549892
07-30 4438
我的代码里面有通过宏定义来选择编译。 例如：我有一个SPI_ILA模块，用来抓spi的接口波形，这个模块在有SPI_ILA_OPEN定义时才编译，正常情况我不需要编译此模块。这个SPI_ILA模块在层次结构里面，但是还报错说找不到SPI_ILA模块。 解决办法 层级结构上右击->Hierarchy Update" -> "Automatic Update, Manual Compile Order". 或者TCL运行： set_property source_mgmt_mode Di
vivado Synth 8 -5788 Warning
timewh的专栏
03-19 4851
Synth 8-5788:这个问题，提示的意思大概就是“变量置位和复位都有相同的优先级”， 遇到这类似问题主要是没有在rstn时赋初始值，在rstn段给个初值"tclk_div<='b0;"，再次综合警告就没有了。 ...
FPGA学习记录（3）——Clock IP核调用及上板验证
qq_41460087的博客
10-22 1518
FPGA学习记录 题目三：Clock IP核调用 题目描述 例化IP核，得到六种不同的频率输出，六种输出频率的关系为1:2:3:4:5:6，上板验证 PS：注意LED闪烁频率肉眼可观测 设计思路 首先例化Vivado自带的时钟IP，得到6个不同频率的时钟。 再对例化得到的时钟进行降频，达到人眼可观测的频率。 例化过程 1.新建工程 2.在IP目录里搜索找到Clock Wizard 3.设置输入频率为50MHZ 4.设置6个输出频率 5.生成IP后查看.veo文件 6.例化成功，可以调用 时钟模块代
VIVADO学习笔记之--DONT_TOUCH
星旭的博客
07-29 8415
1.参考 https://mp.weixin.qq.com/s/-Oyc0DVUvtFWBmKNWphCtw 2.警惕设计中的DONT_TOUCH DONT_TOUCH这个综合属性（Attribute）可能很多FPGA工程师在设计中都用过。先说说在什么情况下会使用DONT_TOUCH。 使用DONT_TOUCH的场景 注：这些场景使用DONT_TOUCH未必合理 场景1：保留等效寄存器 最典型的场合是为降低扇出，对高扇出的寄存器进行复制，之后对复制的寄存器和原始寄存器添加DONT_TOUCH属性。因为这些寄
vivado中关于mark_debug综合被优化的问题
weixin_37639451的博客
12-11 7037
vivado中关于mark_debug综合被优化的问题 带尺寸的图片: 居中的图片: 居中并且带尺寸的图片: 当然，我们为了让用户更加便捷，我们增加了图片拖拽功能。 如何插入一段漂亮的代码片 去博客设置页面，选择一款你喜欢的代码片高亮样式，下面展示同样高亮的 代码片. // An highlighted block var foo = 'bar'; 生成一个适合你的列表 项目 项目 项目 项目1 项目2 项目3 计划任务 完成任务 创建一个表格 一个简单的表格是这么创建
Vivado synth 8-439 module““not found问题绝对解决，超简单，想解决问题就看这里。
weixin_52904845的博客
05-07 2万+
本人已经耗费了这么多时间给找着了解决办法，就想跟UP一样受困惑的UU们分享一下，减轻大家的时间耗费成本，如果看完了解决了问题，记得点赞。
Introduction to Debugging (zz, By Richard "superpig" Fine )
weixin_30367873的博客
08-16 1080
As much as we may wish to deny it, human beings are not perfect. We make mistakes. Programmers are not exempt from this and, frequently, the mistakes we make are in the programs we create; such mistak...
【Vivado】综合报错：[Synth 8-685] variable ‘xxx‘ should not be used in output port connection
最新发布
weixin_52600055的博客
04-27 1197
出问题的信号【led】为输出信号，在子模块中定义为reg型，在顶层模块中也定义成了reg型。在顶层模块中将出问题的信号修改为wire类型。
SYNTH 8-2490
10-03
SYNTH 8-2490是一种VST插件，旨在允许以多种方式操纵两个...这可能是因为在工程综合的过程中，尽管生成了SYNTH 8-2490这个IP，但最终并没有使用这个IP，从而导致这个警告。可以忽略这个警告，因为并没有使用这个IP。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值