文章目录
Modeling
针对CMOS逻辑电路,在晶体管上的损耗主要由两部分组成:
P
t
o
t
=
P
s
t
a
t
i
c
+
P
d
y
n
a
m
i
c
P_{tot}=P_{static}+P_{dynamic}
Ptot=Pstatic+Pdynamic
P
d
y
n
a
m
i
c
P_{dynamic}
Pdynamic: The power dissipated when the circuit is active.
P
s
t
a
t
i
c
P_{static}
Pstatic: The power disspated when the circuit is not switching.当没有发生电平跳变时,由于漏电流引起的损耗
> P d y n a m i c P_{dynamic} Pdynamic
这一部分主要由于开关动作过程导致能量消耗,其模型为
P
s
w
=
0.5
V
D
D
f
c
l
k
C
L
E
s
w
P_{sw}=0.5V_{DD}f_{clk}C_{L}E_{sw}
Psw=0.5VDDfclkCLEsw
V
D
D
V_{DD}
VDD–电源供电电压
f
c
l
k
fclk
fclk–电路CLK频率
C
L
C_{L}
CL–输出负载电感
E
s
w
E_{sw}
Esw–输出端口电平转换事件发生的概率
另一部分是 P S C P_{SC} PSC。The short-circuit energy dissipation results due to a direct path current flowing from the power supply to the ground during the switching of a static CMOS gate.
> P s t a t i c P_{static} Pstatic
这一部分为
P
l
e
a
k
a
g
e
P_{leakage}
Pleakage
P
l
e
a
k
a
g
e
=
I
L
V
d
d
P_{leakage}=I_{L}V_{dd}
Pleakage=ILVdd
I
L
I_{L}
IL的主要成分为
I
s
u
b
I_{sub}
Isub和
I
g
a
t
e
I_{gate}
Igate如图Fig1所示。
![](https://i-blog.csdnimg.cn/blog_migrate/2589f8c96b68be1a82ded59146ce2915.jpeg)
Optimization Technology
Technology Scaling
(????)
优化Dynamic Power
根据上面Dynamic dissipation的公式。 V d d V_{dd} Vdd, f c l k f_{clk} fclk和 C E f f C_{Eff} CEff都是我们可以优化的对象
- Supply voltage scaling:低电压会影响到电路的速度,
V
d
d
V_{dd}
Vdd与延迟
T
d
T_{d}
Td的关系为
T d = C l V d d K ( W L ) ( V d d − V t h ) 2 T_{d}=\frac{C_{l}V_{dd}}{K(\frac{W}{L})(V_{dd}-V_{th})^{2}} Td=K(LW)(Vdd−Vth)2ClVdd
![](https://i-blog.csdnimg.cn/blog_migrate/38224de3087bc6f8a10e7b972ec953be.jpeg)
其中,
W,L–为场效应管的沟道尺寸参数
V
t
h
V_{th}
Vth–为场效应管最小使得source-drain 沟道导通的gate-source terminal两端电压
为了补偿由于供电电源带来的延迟,一方面我们可以用
V
t
h
V_{th}
Vth进行补偿,由上面的关系可知
V
t
h
V_{th}
Vth越小延迟就越小,与此同时
P
l
e
a
k
a
g
e
P_{leakage}
Pleakage却会增大。当
V
t
h
V_{th}
Vth小到一定程度时,
P
l
e
a
k
a
g
e
P_{leakage}
Pleakage会成为能量消耗的大头,从而反倒是会导致总的能量消耗增大。
![](https://i-blog.csdnimg.cn/blog_migrate/573cf7aa55dc139b6ee24f885f0f9287.jpeg)
-
C
E
f
f
C_{Eff}
CEff scaling
在上面的Dynnamic power公式中
C E f f = E S W C L C_{Eff}=E_{SW}C_{L} CEff=ESWCL
其中 C L C_{L} CL是由负载确定的,所以一般来对于一个逻辑电路来说由 E S W E_{SW} ESW来控制这一部分散耗。 E S W E_{SW} ESW的大小由其开关动作决定如下式所示:
E S W = P ( 0 ) P ( 1 ) + P ( 1 ) P ( 0 ) E_{SW}=P(0)P(1)+P(1)P(0) ESW=P(0)P(1)+P(1)P(0)
即电路的输出端口状态 0 → 1 0 \to 1 0→1和 1 → 0 1 \to 0 1→0的发生概率。