FPGA 基础知识笔记1

1.FPGA的组成：6部分，
（1）可编程的输入输出单元I/O单元：可编程模式，通过软件的灵魂配置，可以适配不同的电气标准和I/O物理特性，可调整匹配阻抗、上下拉电阻、可调整输出驱动电路的大小；
（2）基本可编程逻辑单元LE：是可编程逻辑的主体，可以根据设计灵活的改变其内部链接预配置，完成不同的逻辑功能。FPGA一般是基于SRAM工艺，LE主要由查找表LUT和寄存器组成。多个LE有机组合成一个逻辑阵列快LAB
（3）嵌入式块RAM：可灵活的配置为单口RAM、双端口RAM、伪双端口RAM、FIFO等常用的存储结构
（4）丰富的布线资源：包括全局性的专用布线资源，用以完成器件内部的全局时钟和全局复位/置位的布线；长线资源，用以完成Bank间的一些高速信号和一些第二全局时钟信号的布线；短线资源，用以完成基本逻辑单元之间的逻辑互联与布线；基本逻辑单元内部还有着各式各样的布线资源和专用时钟，复位等控制信号线
（5）底层嵌入功能单元：如PLL或DLL，用以完成时钟的高精度、低抖动的倍频、分频、占空比调整、移相等功能。
（6）内嵌专用硬核等


2.CPLD的基本结构   （1）FPGA一般都是SRAM工艺的，其基本构都是基于查找表加寄存器的结构；CPLD一般E2COMS、CMOS工艺的，一般是基于乘积项结构的
（2）主要由可编程IO单元、基本逻辑单元（称为宏单元MC，其本质是由一些与、或阵列加上触发器构成的，多个MC也可以组合成逻辑阵列模块）、布线池和其他辅助功能模块（PLL、JTAG、全局时钟、全局复位等）组成


3.设计输入工具：原理图输入（不推荐）、Verilog/VHDL输入（推荐）、IPCore输入（重要）
综合工具：主要有Synplify/Synplify Pro、FPGA Compiler II/Express、LeonardoSpectrum、Quartus II自身内嵌的综合工具
仿真工具：Modelsim、ActiveHDL
实现与优化工具：Assignment Editor（约束编辑器）、LogicLook(逻辑锁定工具)、PowerFit Fitter(布局布线器)、Timing Analyzer（时序分析器）、Floorplan Editor（布局规划器）、Chip Editor（底层编辑器）、Design Space Explorer（设计空间管理器）、Dessign Assistant（设计可靠性检测）等。


4、电路设计特点
偏硬电路：核心特点是实时性要求高，处理调度相对简单
偏软电路：核心特点是调度复杂，对处理速度要求相对较低，允许一定的延迟


5.LAB由若干个LE构成，每个LE由一个LUT和一个可编程寄存器，以及其他一些辅助电路组成；
LE的两种工作模式：
正常模式：普通的组合逻辑功能；
动态算术模式：用作加法器、计数器和比较器等算术功能。


6.Cyclone的PLL的反馈模式：
正常模式：该模式下，内部被补偿的时钟网络的末端相位与时钟输入管脚同相位
0延迟驱动器反馈模式：该模式下，PLL外部的被补偿的时钟专用输出管脚的相位与时钟输入管脚同相位，这是的FPGA颞部的PLL就好像一个0延时的锁相环电路
无补偿模式：这种模式下，反馈回路中没有任何补偿延时电路，内部时钟和输入时钟的相位关系有PLL自身的基本特性决定


7、可编程逻辑设计步骤
（1）设计输入：Verilog、原理图、IP core
（2）综合：是指将HDL语言、原理图等设计输入翻译成由与、或、非门、RAM、触发器等基本逻辑单元组成的逻辑连接，并根据目标及要求优化所生成的逻辑，最后输出edf或vqm网表文件共布局布线用
（3）布局布线：是将综合生成的逻辑网表适配到具体的器件中，并把工程的逻辑和时序要求与器件的可用资源相匹配，它将每个逻辑功能分配给最好的逻辑单元位置，进行布线和时序，并选择相应的互连路径和管脚分配
（4）仿真：是验证当前设计是否满足功能和需求

（5）编程和配置：是将布局布线后的器件、逻辑单元和管脚分配转换为该器件的配置文件programmer 对象文件.pof或SRAM对象文件 .sof写入芯片中以便于测试

8.Altera的IP工具：IP的出现使得设计过程变得十分简单，可以方便的移植模块进行连接组建系统。
IP的概念：Intellectual Property 就是常说的知识产权。
根据实现的不同，IP可以分为软IP、固IP、硬IP。Altera公司以及第三方IP合作伙伴给用户提供了许多可用的功能模块，他们基本可以分为两类：免费的LPM宏功能模块和需要授权使用的IP知识产权（MegaCore）