output delay 约束

一、output delay约束概述

在这里插入图片描述
特别注意:在源同步接口中,定义接口约束之前,需要用create_generated_clock 先定义送出的随路时钟。

二、output delay约束系统同步

在这里插入图片描述
FPGA发送数据和时钟的关系是不是可以通过示波器测试得知?个人觉得方法一已知下游器件的建立和保持时间约束比较方便。
在这里插入图片描述

三、output delay约束源同步

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
我怎么知道输出的skew?是预估一个值吗?
output delay ddr 约束
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

  • 0
    点赞
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值