6 FPGA时序约束理论篇之xdc约束优先级

xdc约束优先级

  在xdc文件中，按约束的先后顺序依次被执行，因此，针对同一个时钟的不同约束，只有最后一条约束生效。

  虽然执行顺序是从前到后，但优先级却不同；就像四则运算一样，±x÷都是按照从左到右的顺序执行，但x÷的优先级比±要高。

时序例外的优先级从高到低为：

1. Clock Groups (set_clock_groups)
2. False Path (set_false_path)
3. Maximum Delay Path (set_max_delay) and Minimum Delay Path (set_min_delay)
4. Multicycle Paths (set_multicycle_path)

set_bus_skew约束并不影响上述优先级且不与上述约束冲突。原因在于set_bus_skew并不是某条路径上的约束，而是路径与路径之间的约束。

  对于同样的约束，定义的越精细，优先级越高。各对象的约束优先级从高到低为：

1. ports->pins->cells
2. clocks。

  路径声明的优先级从高到低为：

1. -from -through -to
2. -from -to
3. -from -through
4. -from
5. -through -to
6. -to
7. -through

优先考虑对象，再考虑路径。

  Example1：

set_max_delay 12 -from [get_clocks clk1] -to [get_clocks clk2]
set_max_delay 15 -from [get_clocks clk1]

该约束中，第一条约束会覆盖第二条约束。

  Example2：

set_max_delay 12 -from [get_cells inst0] -to [get_cells inst1]
set_max_delay 15 -from [get_clocks clk1] -through [get_pins hier0/p0] -to
[get_cells inst1]

该约束中，第一条约束会覆盖第二条约束。

  Example3：

set_max_delay 4 -through [get_pins inst0/I0]
set_max_delay 5 -through [get_pins inst0/I0] -through [get_pins inst1/I3]

这个约束中，两条都会存在，这也使得时序收敛的难度更大，因为这两条语句合并成了：

set_max_delay 4 -through [get_pins inst0/I0] -through [get_pins inst1/I3]

个人网站：http://www.technomania.cn/

微信公众号：Quant_Times
      Reading_Times

FPGA时序约束教程所有文章：

1 FPGA时序约束理论篇之建立保持时间
2 FPGA时序约束理论篇之时序路径与时序模型
3 FPGA时序约束理论篇之IO约束
4 FPGA时序约束理论篇之时钟周期约束
5 FPGA时序约束理论篇之两种时序例外
6 FPGA时序约束理论篇之xdc约束优先级
7 FPGA时序约束实战篇之梳理时钟树
8 FPGA时序约束实战篇之主时钟约束
9 FPGA时序约束实战篇之衍生时钟约束
10 FPGA时序约束实战篇之延迟约束
11 FPGA时序约束实战篇之伪路径约束
12 FPGA时序约束实战篇之多周期路径约束
13 FPGA时序约束之Vivado辅助工具
14 FPGA时序约束之Tcl命令的对象及属性