MPHY协议解读二：LANE基本概念

最新推荐文章于 2024-10-18 00:40:14 发布

静思心远

最新推荐文章于 2024-10-18 00:40:14 发布

阅读量5.3k

点赞数 3

分类专栏： D35:MIPI

原文链接：https://blog.csdn.net/ViKkyjia/article/details/108409870

版权

D35:MIPI 专栏收录该内容

11 篇文章

订阅专栏

LANE基本概念

整体概述
二、信号编码方案
三、速率选择
参考来源

整体概述

本章节主要分析MPHY协议中涉及的基本概念，包括：
LINE状态：DIF-P/DIF-N/DIF-Z/DIF-Q
差分线信号编码方案：NRZ不归零信号和PWM脉冲宽度调制
速率选择：LS-MODE/HS-MODE

一、LINE状态
MPHY协议中本端和对端采用差分线进行数据传输，有关差分信号的基本概念和优劣势请参考下文：

单端信号和差分信号区别

协议定义差分线上的状态有DIF-P/DIF-N/DIF-Z/DIF-Q四种，其中DIF-P代表高电平，DIF-N代表低电平，DIF-Z代表零电平，DIF-Q代表未知态。DIF-P和DIF-N是由TX端驱动的，所以TX端的输出阻抗是低阻抗；DIF-Z是由RX驱动的，RX端的输出阻抗是中阻抗；而DIF-Q是未知态，TX/RX两端的输出阻抗都为高阻抗。

至于为什么DIF-Z中RX的输出阻抗是中阻抗而不是低阻抗，目前不得而知；
在这里插入图片描述
在数据传输整个过程中，LINE上的状态只有DIF-P或DIF-N两种状态，而DIF-Z只能出现在上电或者低功耗状态下（H8），后续在MPHY内部状态机部分进一步说明。

下图中第一箭头时刻点表示MPHY处于H8状态，rx0p和rx0n电压值可“认为”是0V，实际上rx0p和rx0n电压值在0V上下一定范围内波动，其差rx0p-rx0n的值也在0V上下一定范围内波动。只要这个波动范围是“合理”的，我们都可以认为MPHY处于DIF-Z状态；

第二箭头时刻点表示LINE处于DIF-N状态，此时rx0p是0V，rx0n是400mV，其差rx0p-rx0n的值为-400mv。

第三箭头时刻点表示LINE处于DIF-P状态，此时rx0p是400mV，rx0n是0V，其差rx0p-rx0n的值为400mv。

第四箭头时刻点表示MPHY处于数据传输阶段，此时LINE上状态在DIF-P和DIF-N之间不断跳变即发送“0”“1”数据。
在这里插入图片描述
可以看到，在LINE上传输的差分信号电平幅度很小，在RX接收端需要放大器对接收信号进行放大。同时TX侧也支持两种传输信号电平幅度，协议中叫Large Amplitude和Small Amplitude，Large Amplitude电平幅度是Small Amplitude电平幅度的两倍。实现过程中，TX侧至少实现一种放大模式，当两种放大模式都支持时，默认放大模式为Large
Amplitude
在这里插入图片描述

二、信号编码方案

MPHY协议定义两种信号编码方案：不归零（NRZ）以及脉冲宽度调试（PWM）
不归零信号（NRZ）在bit周期内差分线状态是DIF-P或DIF-N，分别对应“bit1”和“bit0”，每个bit传输的时间是相同的。
在这里插入图片描述
脉冲宽度调制（PWM）在bit周期内依据DIF-P和DIF-N状态时间占比来确定“bit1”或“bit0”。如果DIF-P占比大，则该bit为“bit1”，否则为“bit0”。MPHY中规定了一些PWM信号的约束：

一个bit周期内总是DIF-N开始，后面接着DIF-P状态；
下降沿在固定时刻，上升沿是可调的；
在FIXED-RATIO模式中，Tmajor占比固定为三分之二，Tminor占比固定为三分之一；

在这里插入图片描述

三、速率选择

速率选择思维导图如下：
在这里插入图片描述
MPHY协议定义数据传输有两种速率：HS-MODE高速和LS-MODE低速。Module必须支持LS-MODE，可选择支持HS-MODE。

MPHY协议定义Module有两种类型Type-I和Type-II（有关Module的定义请参考M-PHY协议解读一）。

在LS-MODE中使用PWM信号编码为Type-I，在LS-MODE中使用NRZ信号编码为Type-II，两种Type类型Module内部状态机跳转机制不同，应用中往往只使用一种Type，TX和RX必须同时使用相同的Type类型，TX使用Type-I类型RX使用Type-II类型这种是不允许的。目前使用更多的是Type-I类型，因为Type-I类型在LS-MODE中有更多的速率选择。

Type-I和Type-II主要差异如下：
Type-II使用NRZ编码方式，需要TX和RX两侧有共同的reference clock；Type-I中PWM信号包含时钟信息，RX侧可以在信号中解析出时钟，可能不需要相同的reference clock。但如果使用共同的reference clock，RX侧可以减少同步电路实现，简化硬件或逻辑。
在这里插入图片描述
Module内部状态机跳转不同
LINE上状态不同
LS-MODE模式下，Type-I可选速率有八种，分别是PWM-G0/PWM-G1/PWM-G2/PWM-G3/PWM-G4/PWM-G5/PWM-G6/PWM-G7，其中默认速率为PWM-G1，数值在3Mbps-9Mbps之间；PWM-G0速率可选。PWM-G2速率是PWM-G1的两倍，PWM-G3速率是PWM-G2的两倍，以此类推，如果实现中支持最高速率为PWM-Gx，则PWM-Gx以下的速率也必须支持。

Type-II可选速率只有一种，具体数值与参考时钟是倍数关系，具体数值协议未定义；
在这里插入图片描述
PWM-GEAR速率汇总如下表：

在HS-MODE模式下Type-I和Type-II相同，有四种可选速率，分别是HS-G1/HS-G2/HS-G3/HS-G4，HS-G2速率是HS-G1速率的两倍，以此类推。每种速率下又细分为RATE-A和RATE-B，主要原因是为了更好的兼容EMI问题。如果实现中支持最高速率为HS-Gx，则HS-Gx以下的速率也必须支持。HS-GEAR速率汇总如下表：