1.点击file->new project wizard
2.选择目录,输入项目名称,完成点击next
3.此步骤如果没有要添加的文件,可跳过,点击next
4.选择fpga系列和型号,可直接点击finish完成
5.新建完成后,如下图显示
6.新建verilog文件,作为top文件
7.新建后,编写一个module,保存到项目路径下,名称与module名称一致
8.保存完成后,设置foc_top为top文件
9.编译
1.点击file->new project wizard
2.选择目录,输入项目名称,完成点击next
3.此步骤如果没有要添加的文件,可跳过,点击next
4.选择fpga系列和型号,可直接点击finish完成
5.新建完成后,如下图显示
6.新建verilog文件,作为top文件
7.新建后,编写一个module,保存到项目路径下,名称与module名称一致
8.保存完成后,设置foc_top为top文件
9.编译