cadence原理图软件（orcad）层级原理图与位号

最新推荐文章于 2025-04-08 19:52:36 发布
最新推荐文章于 2025-04-08 19:52:36 发布
阅读量2.2w 收藏 131
点赞数 11
分类专栏： 软件操作
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/zhy295006359/article/details/104692432
版权
本文介绍了使用Cadence Orcad进行层级原理图设计和位号设置的方法，包括自下而上设计层次原理图，按照页面和组件出现（occurrence）进行位号标注，以及instance与occurrence的区别。通过这些技巧，可以更有效地管理和标注复杂原理图。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

目录


本文基于16.6版本。
学习软件使用方法，提高工作效率。

一、自下而上设计层次原理图

自下而上设计层级原理图戳下面的链接，感觉还是比较清晰易懂的。转载来大家看下
自下而上设计层级原理图

二、位号设置

2.1 按照页面进行位号标注

如果通过位号就可以直接看出该物料在原理图的哪一页，对于页数较多的原理图，无疑来说是比较方便的。
下面的就来演示一下如果通过页数来进行位号的标注。

如下是1个文件夹，2页原理图，图中symbol为演示使用。

  1. 默认拉出的symbol是会自动进行标号的。如下图所示
    在这里插入图片描述
    在这里插入图片描述
  2. 我们首先对标号进行复位，红框中的作用为
    【1】对所有的页面进行操作
    【2】对所选中的页面进行操作（如果只想对部分原理图进行操作，可以通过这一项实现）
    在这里插入图片描述
    这里
最低0.47元/天 解锁文章
Cadence OrCAD Capture 自底而上的设计流程
fydar的博客
09-10 721
本文介绍使用Capture软件自顶而下进行设计的流程。
Cadence OrCAD Capture更改顶层模块的电路来源的方法
fydar的博客
04-13 436
如下图所示在层次化设计图中，通过将电路封装从顶层的模块，然后进行顶层设计。本文介绍，直接更改顶层模块对应的电路图的方法。
cadence SPB17.4 - orcad - 层次原理图
谢绝(无视)留言与私信
05-11 1万+
cadence SPB17.4 - orcad - 层次原理图 前言 层次原理图的好处: 不用画一张大图(所有的电路都挤到一起，看不清，要来回局部缩放; 如果要将工程的一部分子电路给第三方做参考,也很方便,不用做脱敏处理), 在一张子图中将局部电路(或在顶层原理图中将子图模块之间的接口关系)看的很清楚，从顶层原理图到子图(或从子图回到顶层原理图)很方便。 层次原理图的子图间用接口连接，可以理清顶层总图和子图的电气接口连接关系。 如果需要迭代，当接口不变时，只需要改对应的子原理图就行。不用担心影响
Orcad建立层次式原理图
QXQYWYYFW的博客
03-09 2万+
在原理图页面放置 Hierarchical Block（Place -> Hierarchical Block）Implementation Type选择为Schematic View,填写Reference和Implementation name，然后在原理图上选择矩形区域双击后进入Test_block在上层原理图中选中Test_block,Place -> Hierarchical Pin,弹出
对ORCAD的层次原理图和连接符的理解
最新发布
weixin_43764787的博客
04-08 220
再来说其他理解，层次原理图的设计让我想到FPGA的verilog的模块，层次原理图中的每个block和FPGA的模块相似，在顶层原理图中的block类似于FPGA模块的实例（也可以把这个模块看成一个芯片），然后就可以对这个模块复用（原理图中使用了多块相同的芯片），然后在顶层原理图中把这些"芯片"的引脚连接起来就可以了。3.port：用于不同文件夹下的原理图网络的连接，此外，这里我的理解为，port的存在并不是为了将同名的网络连接，而是将block的引脚表示出来，让你在top原理图中去连接。
20150615-OrCAD中自顶向下绘制层次原理图
2974786048的专栏
06-15 1万+
在OrCAD中，层次原理图的绘制方法有自顶下下和自底向上两种方法。今天我这里记录的是自顶向下的方法，尽管在实际工程中，使用这种方法的可能性非常小。1.在工具栏中点击Place Hierarchical Block图标。 2.弹出的对话框按下列填写 其中Peference指的是层次块的名称。Implementation中的Implementation Type需要写的类型是原理图。Implem
自下而上画OrCAD层次原理图实例
03-20
自下而上画OrCAD层次原理图实例 层次原理图的优点 在层次原理图设计中，能在总模块图中清晰的看到各模块之间的信号连接关系，能通过右键相应模块，选择“Descend Hierarchy”进入相应模块的原理图，非常方便。
Cadence OrCAD: 层次化设计 Hierarchical Design
Fantasy237的博客
10-15 1万+
详细介绍OrCAD的原理图层次化设计方法。
cadence中原理图层次化设计
zhang0613的博客
07-06 6205
通过这种自下而上的方法进行原理图层次化设计，可以更好地组织和管理电路图，使得电路更加清晰易懂，同时还可以方便地进行模块化的设计和修改。这样，复杂的电路就被简化了。层次化电路图将整个电路按不同的功能分成若干个子电路，每个子电路负责一部分特定的功能，这样可以使整个电路的设计结构更加清晰，便于理解和操作。6，在顶层原理图页中，将之前创建的层次块拖拽到合适的位置，调整层次块的大小和pin的位置，并连接它们的端口。：每个子电路都是一个独立的模块，可以重复调用，这样可以在不同的电路设计中复用这些模块，提高设计的效率。
Cadence原理图层次化设计
piaolingyekong的专栏
06-14 6576
背景：工作几年，硬件原理图一直都是平坦式设计，几经辗转，入职一家新的公司，新公司设计工具是AD，并且硬件原理图都是层次化设计，在此背景下，本人Cadence原理图就由平坦式转入层次化设计。概述：层次式电路设计（Hierarchical Design）：通常是在设计比较复杂的电路和系统时采用的一种自上而下的电路设计方法，即首先在一张图纸上设计电路总体框图，然后再在另外层次图纸上设计每个框图代表的子电路结构，下一层次中还可以包括框图，按层次关系将子电路框图逐级细分，直到最低层次上为具体电路图，不再包括子电路框图
EDA软件_Cadence_OrCAD Capture层次式电路设计
快乐梦想家
03-07 1万+
本文简单介绍了Cadence OrCAD capture实现层次式电路设计的方法，给自己留个备份，供大家参考。
cadence原理图位号
02-14
在Cadence原理图设计工具（如OrCAD Capture）中，位号用于唯一标识电路元件实例。这不仅有助于设计师追踪和管理复杂项目中的各个组件，而且对于后续PCB布局布线阶段至关重要。通过合理设置instance和occurrence属性...
orcad层次化设计和NetGroup的参考原理图
10-15
orcad层次化设计的参考工程。同时包括NetGroup使用举例。只有原理图。
自下而上层次原理图设计
03-30
主要讲解了原理图自上而下或自下而上的设计方法，易懂，对于工科专业的学生来说，确实是有必要掌握的
Cadence软件教程：电路原理图设计与LPC2200FET144元件制作
DesignEntryCIS是Cadence收购OrCAD后的产物，适用于板级电路设计，支持简单的、平坦式的和层次式的电路原理图设计。通过学习，读者不仅会掌握软件操作，还能了解到USB转UART串行口和STC系列单片机下载电路等相关知识...
Cadence Orcad元器件位号重排与原理图页序号重排
热门推荐
徐大康的博客
02-13 4万+
一.为什么需要元器件位号重排 在画原理图的过程中，增删改的操作是很多的，这使得元器件位号是通常是混乱的。在绘制完成后，通常需要重排一下位号，这样同一功能块的元器件位号是相邻的，这使得画PCB时能比较方便的确定某一元器件的大致位置。 在PCB绘制完成后，也可以在PCB上重排位号在反标回原理图，关于这部分的操作可参考我的另一篇博客： Allegro中元器件位号重排并反标回原理图_徐大康的博客-CSDN博客_allegro位号重新排序 二. 为什么需要原理图页序号重排 在Orcad中，原理图页显示的先后顺序是以数
Cadence 01_C 创建工程文件,层次原理图设计
Matlab - Data_Reconstruction
03-06 2362
Capture的Project是用来管理相关文件及属性的。新建Project的同时，Capture会自动创建相关的文件，如DSN、OPJ文件等，根据创建的Project类型的不同，生成的文件也不尽相同。 根据不同后续处理的要求，新建Project时必须选择相应的类型。Capture支持四种不同的Project类型。 在菜单栏中选择file>new>Project Ana...
ORCAD 层次化原理图使用TCL获取位号的方法
m0_46675718的博客
07-12 566
orcad tcl 获取occurrence位号的方法。
cadence——orCAD画层次原理图使用port连接导致PCB中丢失原始NET名
DencCao的博客
11-29 3631
使用orCAD绘制层次原理图，导入allegro中后会发现层次图中各个模块之间的连线NET名都变为了N+数字的一串字符，而不是原理图中本来的NET名，造成差分对、等长等规则设置时无法确定NET；不知道是不是orCAD不支持顶层原理图自动识别NET名，还是PORT画的层次原理图就是这样？所以以后还是老老实实用off page吧； 解决办法：在顶层图中各个模块之间连线上添加相应的NET。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值