关于AHB_CLK_ROOT无法修改分频系数的解决

最新推荐文章于 2023-11-29 15:21:14 发布
最新推荐文章于 2023-11-29 15:21:14 发布
阅读量647 收藏 8
点赞数 8
分类专栏： imx6ull裸机开发 文章标签： c语言 嵌入式
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/ztm3726/article/details/120612535
版权

在修改 imx6ull 的 AHB_CLK_ROOT 为3分频时会出现BUG 导致死机，从而导致无法修改

问题

最近在学习 imx6ull 裸机开发，学到配置时钟的时候有一个问题一直没有解决。就是配置 AHB_CLK_ROOT 为3分频一直无法实现，会出现无法预测的BUG，所以我们就无法设置它的分频系数，这是正点原子的配置 AHB 时钟部分的代码

/* 4、设置AHB时钟 最小6Mhz， 最大132Mhz (boot rom自动设置好了可以不用设置)*/
	CCM->CBCMR &= ~(3 << 18); 	/* 清除设置*/ 
	CCM->CBCMR |= (1 << 18);	/* pre_periph_clk=PLL2_PFD2=396MHz */
	CCM->CBCDR &= ~(1 << 25);	/* periph_clk=pre_periph_clk=396MHz */
	while(CCM->CDHIPR & (1 << 5));/* 等待握手完成 */
		
	/* 修改AHB_PODF位的时候需要先禁止AHB_CLK_ROOT的输出，但是
	 * 我没有找到关闭AHB_CLK_ROOT输出的的寄存器，所以就没法设置。
	 * 下面设置AHB_PODF的代码仅供学习参考不能直接拿来使用！！
	 * 内部boot rom将AHB_PODF设置为了3分频，即使我们不设置AHB_PODF，
	 * AHB_ROOT_CLK也依旧等于396/3=132Mhz。
	 */
#if 0
	/* 要先关闭AHB_ROOT_CLK输出，否则时钟设置会出错 */
	CCM->CBCDR &= ~(7 << 10);	/* CBCDR的AHB_PODF清零 */
	CCM->CBCDR |= 2 << 10;		/* AHB_PODF 3分频，AHB_CLK_ROOT=132MHz */
	while(CCM->CDHIPR & (1 << 1));/
* 等待握手完成 */
#endif

可以看到依然没有解决这个问题，虽然内部 boot rom 已经将 AHB_PODF 设置为了3分频，即使我们不设置 AHB_ROOT_CLK 也默认为132MHZ。但是这不自由！

原因

通过网上寻找

我试着从网上找看看有没有解决方法，但是很遗憾网上关于这方面的问题几乎没有，唯一的几个讨论时钟问题的帖子也没有解决这个问题，都是一笔带过，只告诉你需要把 AHB_CLK_ROOT 的时钟输出关闭然后在修改分频系数，然后代码也使用的正点原子的代码，并没有告诉你怎么做

数据手册查找

所以我决定从正点原子给我们的线索作为突破口，就是控制 AHB_CLK_ROOT 开关的寄存器，既然正点原子没有找到那我就再去找找。果然正点原子没有找到的东西也不是那么容易就找到的，但是我还是找到了一个比较接近的寄存器 IOMUXC_GPR_GPR1 寄存器的26位 ARMA7_CLK_AHB_EN image
它的功能差不多就是我们需要的功能，而 IOMUXC_GPR_GPR1 寄存器的地址为20E_4004h 所以我们程序可以修改为

/* 4、设置AHB时钟 最小6Mhz， 最大132Mhz (boot rom自动设置好了可以不用设置)*/
	CCM->CBCMR &= ~(3 << 18); 	/* 清除设置*/ 
	CCM->CBCMR |= (1 << 18);	/* pre_periph_clk=PLL2_PFD2=396MHz */
	CCM->CBCDR &= ~(1 << 25);	/* periph_clk=pre_periph_clk=396MHz */
	while(CCM->CDHIPR & (1 << 5));/* 等待握手完成 */
		
	/* 要先关闭AHB_ROOT_CLK输出，否则时钟设置会出错 */
	*(volatile unsigned int*)0x020e4004 &= ~(1 << 26);   /* 将bit26位清零也就是不运行 AHB_CLK */
	CCM->CBCDR &= ~(7 << 10);	/* CBCDR的AHB_PODF清零 */
	CCM->CBCDR |= 2 << 10;		/* AHB_PODF 3分频，AHB_CLK_ROOT=132MHz */
	while(CCM->CDHIPR & (1 << 1));/
	*(volatile unsigned int*)0x020e4004 |= (1 << 26);   /* 设置完分频系数后在置1运行 AHB_CLK */
* 等待握手完成 */

但是当我重新运行代码的时候依然会死机，但是比之前死机的频率小了很多（之前运行10次可能有5次以上死机，现在可能只有2、3次死机），这个寄存器起作用了，但没有完全起作用，说明核心问题不在这里。

NXP官方SDK提供的API

这时我又想到 NXP 官方提供了 SDK 而官方的 SDK 里面不可能没有修改 AHB_CLK_ROOT 分频系数的 API ，果不其然在 clock_config_ocram.c 这个文件里我发现了 AHB_CLK_ROOT 初始化相关的代码

/* Set pre_periph2_clk and pre_periph_clk MUX to SYS PLL PFD2*/
    CCM->CBCMR = (CCM->CBCMR & ~(CCM_CBCMR_PRE_PERIPH_CLK_SEL_MASK | CCM_CBCMR_PRE_PERIPH2_CLK_SEL_MASK)) |
                 CCM_CBCMR_PRE_PERIPH_CLK_SEL(1) | CCM_CBCMR_PRE_PERIPH2_CLK_SEL(1);

    /* Set periph2_clk and periph_clk MUX to PLL2*/
    CCM->CBCDR = (CCM->CBCDR & ~(CCM_CBCDR_PERIPH2_CLK_SEL_MASK | CCM_CBCDR_PERIPH_CLK_SEL_MASK)) |
                 (CCM_CBCDR_PERIPH2_CLK_SEL(0) | CCM_CBCDR_PERIPH_CLK_SEL(0));
    /* Config AXI divide by 2, AHB divide by 3, IPG divide by 2, MMDC divide by 1*/
    CCM->CBCDR =
        (CCM->CBCDR &
         ~(CCM_CBCDR_AXI_PODF_MASK | CCM_CBCDR_AHB_PODF_MASK | CCM_CBCDR_IPG_PODF_MASK |
           CCM_CBCDR_FABRIC_MMDC_PODF_MASK)) |
        (CCM_CBCDR_AXI_PODF(1) | CCM_CBCDR_AHB_PODF(2) | CCM_CBCDR_IPG_PODF(1) | CCM_CBCDR_FABRIC_MMDC_PODF(0));
    /* Wait handshake process */
    while (CCM->CDHIPR &
           (CCM_CDHIPR_PERIPH2_CLK_SEL_BUSY_MASK | CCM_CDHIPR_PERIPH_CLK_SEL_BUSY_MASK | CCM_CDHIPR_AXI_PODF_BUSY_MASK |
            CCM_CDHIPR_AHB_PODF_BUSY_MASK | CCM_CDHIPR_MMDC_PODF_BUSY_MASK))
    {
    }

这里我把其他时钟相关的代码给去掉了方便对比

	/* 正点原子初始化AHB_CLK_ROOT的代码 */
	
#if 0
	/* pre_periph_clk=PLL2_PFD2=396MHz */
	CCM->CBCMR &= ~(3 << 18); 	/* 清除设置*/ 
	CCM->CBCMR |= (1 << 18);	
	/* periph_clk=pre_periph_clk=396MHz */
	CCM->CBCDR &= ~(1 << 25);	
	/* 等待握手完成 */
	while(CCM->CDHIPR & (1 << 5));
		
	/* 要先关闭AHB_ROOT_CLK输出，否则时钟设置会出错 */
	*(volatile unsigned int*)0x020e4004 &= ~(1 << 26);   /* 将bit26位清零也就是不运行 AHB_CLK */
	/* CBCDR的AHB_PODF清零 */
	CCM->CBCDR &= ~(7 << 10);	
	/* AHB_PODF 3分频，AHB_CLK_ROOT=132MHz */
	CCM->CBCDR |= 2 << 10;		
	while(CCM->CDHIPR & (1 << 1));
	/* 等待握手完成 */
	*(volatile unsigned int*)0x020e4004 |= (1 << 26);    /* 设置完分频系数后在置1运行 AHB_CLK */
#endif

	/* NXP官方SDK提供的初始化AHB_CLK_ROOT的代码 */
	
	/* Set pre_periph_clk MUX to SYS PLL PFD2*/
	CCM->CBCMR = ((CCM->CBCMR & ~(CCM_CBCMR_PRE_PERIPH_CLK_SEL_MASK)) | (CCM_CBCMR_PRE_PERIPH_CLK_SEL(1)));
	 /* Set periph_clk MUX to PLL2*/
    CCM->CBCDR = ((CCM->CBCDR & ~(CCM_CBCDR_PERIPH_CLK_SEL_MASK)) | (CCM_CBCDR_PERIPH_CLK_SEL(0)));
    /* Config  AHB divide by 3 */
    CCM->CBCDR = ((CCM->CBCDR & ~(CCM_CBCDR_AHB_PODF_MASK)) | (CCM_CBCDR_AHB_PODF(2)));  
    /* Wait handshake process */
    while (CCM->CDHIPR & CCM_CDHIPR_AHB_PODF_BUSY_MASK)
    {
    }

通过对比可以发现，两段代码的几乎一样，几乎一样就说明还是有不同的，不同之处就在于正点原子的代码是先将寄存器对应位清零赋值给寄存器，然后在向寄存器对于位写入值，而 NXP 的 SDK 代码是先将寄存器对应位清零，这里它比没有直接赋值给寄存器而是继续与上要写入的值，然后在将结果赋值给寄存器。虽然两种做法得到的值都是一样的，但我感觉问题就出现在这里。

解决

然后我又通过对比实验将问题锁定在了这段代码上


CCM->CBCDR = ((CCM->CBCDR & ~(CCM_CBCDR_AHB_PODF_MASK)) | (CCM_CBCDR_AHB_PODF(2)));

如果使用这段代码程序就可以正常运行。现在工作就很简单了，对比这两段代码有什么不同行了。又是一通对比，然后就发现只要把 CCM->CBCDR 寄存器的相应为清零，也就是将 bit10~12 位清零，程序就会出问题

这时就需要看数据手册了
image
通过之前的设置 AHB_CLK_ROOT 的时钟来源是通过 CBCMR 寄存器的 PRE_PERIPH_CLK_SEL 位设置为 PLL2_PDF2 ，然后再通过 CBCDR 寄存器的 PERIPH_CLK_SEL 位设置为 pll2_main_clk 时钟来源，最后设置 CBCDR 寄存器的 AHB_PODF 位来设置分频系数，在没有设置分配系数前，AHB_CLK_ROOT 的时钟源一直为396MHZ，经过一个3分频变成132MHZ，这很重要

我们在来看数据手册里面系统时钟频率表
image
通过这种表可以知道 AHB_CLK_ROOT 的频率范围为6 - 132MHZ ，结合上面说的很快就能发现问题所在。因为正点原子在设置3分频时先将 CBCDR 的bit10-12 位清零了，也就是设置分频系数的位，那么 AHB_CLK_ROOT 的分频系数就为1分频了（bit10-12为0是1分频），即 AHB_CLK_ROOT 的时钟频率为 396MHZ 这明显已经超出最大值 132MHZ了。而 NXP 官方 SDK 初始化 AHB_CLK_ROOT 的代码中虽然也加入了清零操作，但是清零的值并没有马上赋值给寄存器，而是与要写入的值进行运算后才放入寄存器，所以 NXP 官方 SDK 代码可以正常设置而不会出现问题，所以我们只需要稍微修改下代码

	/* pre_periph_clk=PLL2_PFD2=396MHz */
	CCM->CBCMR &= ~(3 << 18); 	/* 清除设置*/ 
	CCM->CBCMR |= (1 << 18);	
	/* periph_clk=pre_periph_clk=396MHz */
	CCM->CBCDR &= ~(1 << 25);	
	/* 等待握手完成 */
	while(CCM->CDHIPR & (1 << 5));
		
	/* 要先关闭AHB_ROOT_CLK输出，否则时钟设置会出错 */
	IOMUXC_GPR->GPR1 &= ~(1 << 26);   /* 将bit26位清零也就是不运行 AHB_CLK */
	/* 将AHB_ROOT_CLK设置为3分频 */
    CCM->CBCDR = ((CCM->CBCDR & ~(7 << 10)) | (2 << 10));
    /* 或者创建一个变量来保存寄存器的值
    value = CCM->CBCDR;
    value &= ~(7 << 10);
    value |= (2 << 10);
    CCM->CBCDR = value;
    */
    /* 等待握手完成 */
    while ((CCM->CDHIPR >> 1) & 0X1);
    IOMUXC_GPR->GPR1 |= (1 << 26);     /* 设置完分频系数后在置1运行 AHB_CLK */

然后上传代码，问题解决

疑惑

虽然上述代码已经能稳定运行了，但是这并不符文档的描述，正常来说我们应该将 AHB_CLK_ROOT 的时钟输出关闭然后在进行操作，但是官方给的初始化代码里面也没有关闭 AHB_CLK_ROOT 时钟输出的操作（或者是我没有找到？），最后关于 IOMUXC_GPR_GPR1 寄存器的功能仍不清楚，留个坑，也希望大佬可以解答解答

ztm3726
关注
  • 8
    点赞
  • 踩
  • 8
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
专栏目录
【QNX+Android虚拟化方案】82 - QNX Camera 之 ais_server 服务 Camera总结
|~~~热爱生活、努力学习的小伙汁~~~|
08-03 225
【QNX+Android虚拟化方案】82 - QNX Camera 之 ais_server 服务 Camera总结
NXP IMX6ULL芯片时钟系统全概况
Hanrui的博客
01-06 3233
本文主要针对IMX6ULL芯片的时钟系统进行分析
[IMX6ULL]修改AHB_CLK_ROOT无需关闭时钟
艾恩凝
11-27 711
AHB_CLK_ROOT无法修改分频系数的解决 看了正点原子的例程，说是无法修改，网上搜索了一下，找到了一篇关于这个文章的说明，提供了一下解题思路，最初对正点原子的话还是比较相信的，有些东西还是保持客观吧，不能太相信 上面的文章最有参考价值的就是查找nxp官方代码，并且解决了为什么无法修改，主要原因还是，不能直接操作寄存器进行清0 清0，就是分频1，也就是不分频，显然超了132Mhz，这也就是为什么死机的原因 nxp官方代码 clock_config_ocram.c 1/* Configu
stm32 时钟 pcclk ahb hclk
gtkknd的专栏
09-07 1774
AHB (HCLK) 时钟 = SYSCLK = 72MHz APB2(PCLK2)时钟 = AHB时钟 = 36MHz APB1(PCLK1)时钟 = AHB 1/2时钟 = 72MHz ADC时钟 = PCLK2 1/4 = 9MHz PLL时钟 = HSE*9 = 72MHz ErrorStatus HSEStartUpStatus; /
IMX6ULL设置AHB时钟
ManiacLook的博客
04-09 600
修改 AHB_PODF 时不能直接对寄存器中的相应位进行清零，因为 0 对应分频系数 1，会将 AHB 设置为 396 MHz 超过了其最大频率 132 MHz，导致死机。 // 错误代码 CCM->CBCDR &= ~(7 << 10);/* CBCDR 的 AHB_PODF 清零 */ CCM->CBCDR |= 2 << 10; /* AHB_PODF 3 分频， AHB_CLK_ROOT=132MHz */ // 正确代码 CCM->CBCMR &
时钟控制模块
最新发布
colortztzztzt的博客
11-29 97
锁相环电路简单的理解。
linux内核时钟源,Suse linux查看可用时钟源和当前时钟源
weixin_42619061的博客
04-30 1650
steve@sle11-sp2:~/Desktop>cat/sys/devices/system/clocksource/clocksource0/available_clocksourcetsc hpet acpi_pmsteve@sle11-sp2:~/Desktop>cat/sys/devices/system/clocksource/clocksource0/current_c...
12_imx6ull_pro之_定时器.pdf
01-13
- IPG_CLK_ROOT 来自 AHB_CLK_ROOT 并进一步分频（实验中分频因子为1，频率为198MHz）。 - PERCLK_CLK_ROOT 来源于 IPG_CLK_ROOT 并通过 CSCMR1[PERCLK_PODF] 分频（实验中设为0，不分频，频率保持198MHz）。 在...
i.MX6ULL终结者时钟系统和原理分析
weixin_46635880的博客
09-25 1234
1 i.MX6ULL时钟系统 iMX6ULL的系统主频为528MHz，有些型号可以跑到696MHz，但是默认情况下iMX6ULL 的主频为396MHz。我们想要让iMX6ULL运行时候达到最大性能，就需要将主频上调至最大528MHz，或者更大，其它的外设时钟也要设置到NXP官方推荐的值。 更多关于芯片的时钟可以查阅 《IMX6ULL参考手册.pdf》的第10章“Chapter 10 Clock and Power Management”和第18章“Chapter 18 Clock Controller Mo
I.MX6UL 时钟略解
kattles的博客
11-20 171
设置PLL1通过CCM_ANALOG_PLL_ARM寄存器的DEV_SELECT位（bit-6-0）来设置PLL1，公式为上图。（PLL output ..)，同时使能CCM_ANALOG_PLL_ARM的ENABLE位（bit13），使能输出。需要特别注意的是：在修改PLL1时，需要先切换到晶振为系统提供一个备用的时钟，才能保证系统的正常运行，并且继续对PLL1进行修改操作。配置剩余时钟，PLL2,和PLL3，使用默认配置。主频时钟源，sw_clk,由CCSR，决定使用PLL1,还是晶振。
【裸机开发】指定外设根时钟配置实验（三）—— 寄存器分析篇（PERCLK_CLK_ROOT、IPG_CLK_ROOT）
challenglistic的博客
06-14 728
【裸机开发】指定外设根时钟配置实验（三）—— 寄存器分析篇（PERCLK_CLK_ROOT、IPG_CLK_ROOT）
imx6ull卡在Starting kernel......行
xiaoyuan_2434的博客
03-22 436
查了好久资料是什么原因，机器码与uboot码学习了半天，还有uboot指令看了半天，又深入看了半天linux内核的原理，也没搞懂，最后还是一个简单的错误。首先说问题原因： bootz指令写错了 bootz 80800000 - 83000000 中间一定要加空格 不然会指令错误，无法加载正确的地址。记得很久之前就出现过这种情况，但是又出来的时候发现忘记当时怎么处理了，所以还是记录一下以防之后忘记。
imx6ul 9 之中断系统
engineer0的博客
09-17 688
一、回顾stm32的中断系统 1、stm32中断向量表 arm芯片从0x00000000开始运行，执行指令； 在程序开始的地方存放着中断向量表。 中断向量表的主要功能描述中断对应的中断服务函数。 对于stm32来说，代码开始的地址（0x8000 0000）存放堆栈栈顶指针 2、中断向量偏移 一般来说，arm从0x0000 0000开始运行，而stm32是从设置链接首地址为0x8000 0000。 如果代码一定要从0x8000 0000开始运行，那么需要告诉cpu（soc内核）。也就是设置中断向量向量偏移。
数字后端面试问答No.16-18
weixin_37584728的博客
05-21 5510
数字后端面试问答No.16-18 今天继续更新三道数字后端设计实现笔试面试题目。第一道题为 CDC 问题及其解决方案。第二道题考察 setup 及 hold check 机制。第三道题考察逻辑综合阶段常用的几种 wire load model。小编目前已经开通知识星球，建立了一个连接你和我私密交流的 IC 圈子，欢迎各位上车，进行深度交流和提问。 1.What is CDC (Clock Domain Crossing)? And how to fix CDC metastability? 被不同 clo
AHB-Lite简介
ahr7882的博客
08-18 4346
AHB总线实现了简单的基于burst的传输，数据总线带宽可配置32-1024bit。可以实现简单的fixed pipeline在address/control phase和 data phase之间。 典型的AHB的slave包括：internal memory device，external memory interfaces，high bandwidth...
I.MX6U 的时钟系统 -3（AHB、 IPG 和 PERCLK 根时钟设置）
monkea123的博客
11-05 2163
7 路 PLL 和 8 路 PFD 设置完成以后最后还需要设置 AHB_CLK_ROOT 和 IPG_CLK_ROOT的时钟。 AHB、 IPG时钟设置 简化后 ①、此选择器用来选择 pre_periph_clk 的时钟源，可以选择 PLL2、 PLL2_PFD2、 PLL2_PFD0和 PLL2_PFD2/2。寄存器 CCM_CBCMR 的 PRE_PERIPH_CLK_SEL 位决定选...
iMX6中各种系统时钟的信息存放在debug文件系统中
RopenYuan的专栏
02-25 2199
iMX6中各种系统时钟的信息存放在debug文件系统中。通过以下方式可以进行查看。 1、 Mount debug 文件系统：        mount -t debugfs nodev sys/kernel/debug 2、 进入时钟信息的存放目录：        cd /sys/kernel/debug/clock 3、 每个时钟都有对应的目录，目录下面有子时钟
IMX6ull时钟配置详解（来自正点原子，只是加了注释）
YH_24H的博客
06-14 1120
#include "bsp_clk.h" /*时钟使能*/ void clk_enable(void) { CCM->CCGR0=0XFFFFFFFF; CCM->CCGR1=0XFFFFFFFF; CCM->CCGR2=0XFFFFFFFF; CCM->CCGR3=0XFFFFFFFF; CCM->CCGR4=0XFFFFFFFF; CCM->CCGR5=0XFFFFFFFF; CCM->CCGR6=0XF
EIM总线驱动移植（一）
becdecorbin的专栏
08-28 2513
背景：公司现有的开发板内核没有EIM总线驱动，在百度上找了一下文章都说很简单，驱动一配什么的就好了，自己做了一份，通过FPGA查看，各个引脚均无反应。。。前一阵，发现飞凌开发板提供了该驱动，于是便搞了一套。。。 ARM平台：iMX6Q Linux版本：3.0.35 1、将driver\misc\fpga.c文件拷贝到现有内核同路径文件夹下，同时修改Makefile文件，编译时自动编入内核； obj-y += fpga.o 2、在arch/arm/mach-mx6/bo...
AHB_CLK_ROOT 和 IPG_CLK_ROOT
10-18
AHB_CLK_ROOT 和 IPG_CLK_ROOT 都是时钟信号，用于嵌入式系统中的总线和外设的时钟控制。其中，AHB_CLK_ROOT 是 Advanced High-performance Bus 的时钟信号，而 IPG_CLK_ROOT 是 Inter-Periheral Bus 的时钟信号。 ...
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值