PowerReplay工具

最新推荐文章于 2024-07-21 22:32:06 发布
最新推荐文章于 2024-07-21 22:32:06 发布
阅读量649 收藏 6
点赞数 6
分类专栏： IC开发 文章标签： fpga开发 集成电路 IC 功耗 网表
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/zwl_liang/article/details/135732828
版权

PowerReplay工具生成网表波形需要的文件

1、vcs编译RTL代码后产生的rtl.lib库文件

2、vcs编译网表后产生的gate.lib库文件

3、前仿波形：在特定的激励下对rtl 代码仿真输出的fsdb文件

4、SVF文件

5、SDF文件：时序反标文件，用在pr 网表中，

6、辅助文件：rtl 代码的仿真环境层级结构，和网表的仿真环境层级结构，波形时间段等，

PowerReplay工具运行流程，
1、映射：将rtl.lib库文件映射成gate.lib库文件
2、提取：提取前仿时的激励，生成临时的testbench，
3、编译：编译临时的testbench 和网表，
4、仿真:第3步编译完后，进行仿真，输出网表波形

亮子量子
关注
  • 6
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
功耗仿真的问题
qq_36480087的博客
09-29 1520
其实永远正确的就是对v(t)*i(t)进行积分再除以时长（即求了p(t)=v(t)*i(t)的average值），对于恒压源，v(t)=VDC为常数，所以求出电流的平均值（average），即可知功耗平均值。对于电阻，v(t)和i(t)差一固定比率R，所以求出电流的RMS值就可以得出功耗的平均值(average)，所以这种情况应该用RMS。对于其它情况，可能average和RMS都没有太大意义，而应该对功耗求average。 ...
PTPX功耗分析（二）—查看功耗曲线图
weixin_43755290的博客
04-01 6588
ps. 写本文的目的仅为了整理笔记，好记性不如烂笔头~ PTPX查看功耗曲线图一. 生成fsdb文件二. Time-based power analysis模式三. Verdi查看功耗波形 PTPX查看功耗曲线图需要在Time-based power analysis模式下进行。由于fsdb文件大小相较VCD文件要小很多，所以选择通过读取fsdb格式的仿真文件来做动态功耗分析，并生成fsdb格式的功耗曲线图，最后使用Verdi工具查看fsdb文件。（这里举例使用的网表文件是DC综合后的门级网表） 一. 生
ptpx功耗分析——分析功耗报告
u011974971的博客
05-03 3854
pre netlist和post netlist会存在在同样的hierarchy中同样的instance的部分cell一样，即使门级仿真不带任何时序（也就是和rtl仿真一样，为理想状态下的仿真），ptpx跑功耗时也不带任何时序反标，输入输出的波形变化相同，同一个cell的pre和post的功耗也会存在差异，因为相同cell的输入状态（如input_net_transition）和输出状态（output_load）不一样，这里可以参见前面提到的三种power的计算和lib中的功耗相关的表查看。
使用VCS和Verdi的UPF低功耗仿真流程
PoPo's Blog
02-24 9461
目前的SOC芯片很多都做了低功耗设计，现有降低功耗的技术方法有很多，为验证越来越复杂的功率体系结构、多电压域等设计，通常需要使用带UPF的低功耗仿真(Power-Aware Simulation)。
PowerMock中replayAll,verifyAll,resetAll 方法的使用
dongjian764的专栏
03-11 4609
Quick summary Use PowerMock.replayAll to change all mocks object and classes maintained by PowerMock to replay mode.Use PowerMock.verifyAll verify all mock objects and classes maintained by Power
[UPF]Synopsys推荐的UPF流程及Power Domain简介
元直的博客
06-09 1万+
Synopsys推荐的UPF及Power Domain流程简介 上次介绍了在当前先进制程下低功耗设计实现都需要UPF技术的支持，否则在功耗验证的时候将会很难验证并且对后续的综合和后端实现也带来了很大的困难和挑战。 既然当前低功耗设计实现都离不来UPF标准，那么什么是UPF呢？UPF的全称是统一功耗格式（Unified Power Format），其主要是由Synopsys推出的专门用于描述电路电源功耗意图的一种语言标准，它是Tcl语言的扩展，...
各种波形文件 fsdb生成方法
热门推荐
xs1326962515的博客
09-21 1万+
仿真是IC设计不可或缺的重要步骤，仿真后一般需要记录下波形文件，用于做详细分析和研究。说一下几种波形文件WLF(Wave Log File)、VCD(Value Change Dump)文件，fsdb(Fast Signal DataBase)文件、shm、vpd：   对于WLF波形日志文件，只要我们使用过modelsim，应该都很熟。WLF(Wave Log File) 是Ment
Artix7系列FPGA实现SDI视频编解码+UDP以太网传输，基于GTP高速接口，提供工程源码和技术支持
qq_41667729的博客
07-18 968
Artix7系列FPGA实现SDI视频编解码+UDP以太网传输，基于GTP高速接口，提供工程源码和技术支持
锁相环 vivado FPGA
最新发布
bwhaxx的博客
07-21 307
原理 同步状态/跟踪状态：相位差在2kπ附近，频率差为0 到达上述状态的过程称为捕获过程 锁相环的捕获带：delta w的最大值，大于这个值的话就不能捕获 鉴相器（PD-phase discriminator）：相乘加LPF，相差提取到电压函数sin的相位中 LP:对PD产生的电压函数进行变换 VCO：将电压信息转移到瞬时频率上，与电压是一次函数关系（但是输入电压范围有限，才保持线性） VCO反馈给PD：PD要的是相位，也就是瞬时频率的积分。最终VCO反馈的是LP输出电压的积分，也就是输入相差的积分。（P
Zynq系列FPGA实现SDI编解码转SFP光口传输（光端机），基于GTX高速接口，提供6套工程源码和技术支持
qq_41667729的博客
07-15 1087
Zynq系列FPGA实现SDI编解码转SFP光口传输（光端机），基于GTX高速接口，提供6套工程源码和技术支持
在实际应用中，systemverilog相比vefilog2000有哪些重大的提升
sqqwm的专栏
07-18 1363
在实际应用中，systemverilog相比vefilog2000有哪些重大的提
【体外诊断】ARM/X86+FPGA嵌入式计算机在免疫分析设备中的应用
YEYUANGEN的专栏
07-19 860
产品支持GA+HDMI等独立双显，提供丰富串口、USB、GPIO、PCIe扩展接口等I/O接口，扩展性强，具有超高稳定性和可靠性，适用于各类体外诊断仪器，如生化分析设备、免疫分析设备、电解质及血气分析设备等。全自动电化学发光免疫分析仪进样程序化，计算机控制系统是仪器的关键部分，也是指挥控制中心，具有程控操作、自动监测、指示判断、数据处理等功能，相关硬件必须接口丰富、扩展性强，才能满足仪器的多功能延伸发展。免疫分析设备是体外诊断仪器的一种，配合医疗检验产业发展的需求，越来越多的应用于临床各个领域。
[米联客-安路飞龙DR1-FPSOC] FPGA基础篇连载-18 I2C MASTER控制器驱动设计
米联客(milianke)
07-17 828
本文讨论了I2C Master控制器的系统框图和关键信号，包括I2C操作请求、总线忙指示、时钟分频器、发送和接收移位模块等。通过SCL时钟和I2C状态机控制SCL和SDA的输出逻辑和时序。文章还介绍了状态机设计和总线错误指示模块。总的来说，文章主要涵盖了I2C通信协议的工作原理和关键部件的功能。
嵌入式硬件-Xilinx FPGA DDR4 接口配置基础（PG150）
hi94的博客
07-17 1096
内存控制器（MC）旨在从用户界面（UI）块接收读取、写入和读取-修改-写入事务，并以低延迟高效地将它们发送到内存，满足所有DRAM协议和时序要求，同时使用最少的FPGA资源。该控制器还允许通过UI控制信号对低级功能进行一定程度的控制，例如按事务基础上的自动预充电（AutoPrecharge），以及可以用于确定何时发出DRAM刷新命令的信号。指的是数据总线在传输数据时的效率。最高支持 32 GB的组件密度，64 GB的LRDIMM，128 GB的RDIMM，16 GB的SODIMM和16 GB的UDIMM。
太速科技-基于XCVU9P+ C6678的8T8R的无线MIMO平台
Orihard_的博客
07-17 576
板卡基于TI TMS320C6678 DSP和XCVU9P高性能FPGA，FPGA接入4片AD9361 无线射频，构建8输入8输出的无线MIMO平台，丰富的FPGA资源和8核DSP为算法验证和信号处理提供强大能力。● DSP 外挂一组64-bit DDR3颗粒，总容量1GB，数据速率1333Mb/s;● DSP部分SPI/IIC/GPIO接口测试代码；● 工作温度：商业级 0℃～+55℃，工业级-40℃～+85℃；● XCVU9P部分QSFP+测试代码；● DSP部分Flash加载测试代码；
39.简易频率计（基于等精度测量法）（2）
2301_80417284的博客
07-17 405
39.简易频率计（基于等精度测量法）（2） 计算核心模块
【VERILOG】输入脉冲下降沿触发输出一组双脉冲 （附带testbench）
hcoolabc的博客
07-18 831
【代码】【VERILOG】输入脉冲，下降沿后输出一组双脉冲，附带t estbench。
来参与“向日葵杯”全国教育仿真技术大赛~
weixin_60861523的博客
07-18 336
FPGA活动
基于x86+FPGA+AI无风扇准系统，AFC自动售检票系统控制器
YEYUANGEN的专栏
07-21 361
近年来，我国（AFC）自动售检票系统的技术水平不断提高，生物识别、云计算、物联网等新技术都为AFC系统变革提供了强大动力，创新推出了“互联网票务”、“一码通行”、“刷脸通行”、“票制互通”、“支付兼容”等服务，需要AFC系统与其他系统形成互联互通，对系统平台的扩展性能、网络可靠性、运行稳定性等提出了更高要求。打造的冰翅结构无风扇准系统，集成高效处理内核支持AI功能应用，丰富接口支持多重扩展，精细化功耗管理和全面可靠性设计，能够满足自动售票机、出入口闸机等AFC系统设备7*24小时不间断运行的需求。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值