网络类型
HDL网表类型是最常用的网表结构,其相应输出结果包括HDL代码文件、EDIF文件和一些用于简化下载过程的辅助文件。设计结果可以直接被综合器综合,也可以反馈到Xilinx物理设计工具产生比特流文件。
.NGC:二进制网表文件(编译结果和HDL网表类似,只是用NGC文件代替了HDL代码文件)
三种约束文件功能快捷键
.UCF:用户约束文件,由用户在设计输入阶段编写,可以完成时序约束、引脚约束以及区域约束。
.NCF:网表约束文件,UCF文件和设计经综合后自动生成NCF文件。
.PCF:物理约束文件,最后经过实现生成PCF文件。(一般的,用户约束都应在UCF文件中完成,不建议直接修改NCF和PCF文件)
代码及仿真测试文件
.v: Verilog HDL文件
.vhd:VHDL文件
.dat:包含测试代码仿真时的测试激励向量和期望向量(sysgen将通过Gataway In/Out 模块的数据保存下来而形成的,其中经过输入模块 的数据是测试向量,通过输出模块的数据就是期望结果)
.do:用于在modelsim中完成测试代码的编译和仿真,并将其结果和自动编译产生的HDL测试向量进行比较。
其他文件
.bit:比特流文件,用于配置FPGA
.XCF:XCF综合器产生的约束文件
.coe :系数文件
.mif:内存初始化文件
quartus II文件后缀介绍
- 编译必须的文件:
设计文件:.gdf/.bdf/EDIF输出文件/.tdf/verilog设计文件/.vqm/…vt/VHDL设计文件/.vht;
存储器初始文件:.mif/.rif/.hex;
配置文件:***.qsf(管脚定义,时序约束文件)***/.tcl;
工程文件:***.qpf***; - 编译过程中生成的中间文件
.eqn/db目录下的文件; - 编译结束后生成的文件
.rpt/.qsmg; - 根据个人使用习惯生成的界面配置文件
.qws; - 编程文件
.sof/.pof/.ttf;
上述文件1是一定要保留的;//
2是在编译过程中会根据1中文件生成,不需要保留;
3会根据1中文件的改变而改变,反映了编译后的结果,可以视为需要保留;//
4保存了个人偏好,也可视为保留;
5是编译的结果,一定要保留;//
此外,当一个项目的设置内容需要转移给另一个项目时,例如引脚分配信息,需要转移.tcl文件,而不是.qsf文件***(两者关系需要进一步了解)***;
有待补充。。。