【去耦电容如何布局放置】

原理图中设计了不同容值和数量的电容，也是考虑去耦半径的影响，那么这些数量的电容在PCB布局中该如何放置？
查阅相关文献，影响去耦电容去耦半径的因素包括频率、电源地平面阻抗、电源地平面厚度、电源地平面间介质的介电常数、电容值和等效串联电感等，其中电源地平面阻抗对去耦电容去耦半径的影响最为显著。PCB中叠层设计、过孔放置都对电源地平面阻抗产生不同的影响，引入一系列不同的寄生参数，导致阻抗变化、谐振频率发生偏移等等。
讨论电容去耦半径中计算了谐振频率发生条件，实际工程中电容的放置、走线、过孔都会影响谐振频率。PCB布局走线电容通常会在焊盘处拉出走线通过一个或多个过孔到电源地平面，在高速信号中走线和过孔都会有寄生电感等参数。

电容到负载点、过孔、焊盘产生的寄生电感以过孔的寄生电感影响最大，其寄生电感可通过公式进行估算：

其中，L为寄生电感，单位nH；h为过孔长度，单位inch；d为过孔直径，单位inch；1inch=1000mil=2.54cm=25.4mm。由公式可知，过孔长度越长，寄生电感越大；直径越大，寄生电感越小。