用Vivado/SDK实现microblaze的一些总结

最新推荐文章于 2024-01-23 23:07:18 发布
最新推荐文章于 2024-01-23 23:07:18 发布
阅读量1w 收藏 22
点赞数 1
分类专栏： 技术细节
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/finuxz/article/details/16880483
版权

1. 可以在vivado中通过block diagram生成microblaze的硬件，注意Xilinx提供了一个microblaze的例子，如果有问题可以参考这个例子来实现；

2. 画好bd以后，先保存，然后verify，然后保存，然后点“生成bitstram”Vivado会自动按照综合——实现——生成bit文件的顺序执行；

如果其中出现错误，一定要仔细参考message的提示，然后从网上和Xilinx的文档中寻找解决的办法；

3. 输出到SDK的时候要特别注意，一般第一次的时候他会帮你输出.bmm文件，后面就只有.bit文件和.xml文件了；但是实际上.bmm文件对打包生成最后的download.bit文件很重要，如果.bit文件和.bmm不对应的话，你生成的download.bit文件下载到FPGA之后可能会起不来。

4. Microblaze的IC/DC总线接口去连接一块内存时，这块内存的地址必须在cache的地址范围内，比如cache范围为0x0000_0000~0x7FFF_FFFF，否则可能无法写入；

5. Microblaze的IP/DP总线接口去连接一块内存时，这块内存的地址必须在cache的地址范围外，比如cache范围为0x0000_0000~0x7FFF_FFFF，该内存地址范围为0x8000_0000~0xFFFF_FFFF，否则也可能访问不正常；

宽容拯救生命
关注
  • 1
    点赞
  • 踩
  • 22
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
microblaze和ZYNQ多中断连接差异
m0_46454182的博客
02-26 389
ZYNQ的多中断的连接方式：
Vivado中用HDL定义BRAM存储器并用updatemem合成bit文件
K_O_Carnivist的专栏
12-14 1万+
在一个没有MicroBlaze或ZYNQ处理器、纯HDL的Vivado工程中，定义BRAM存储器，并用updatemem命令更新存储器初始化内容，而避免重新综合整个工程。
Arduino-Vivado-SDK:用于 Microblaze 和 Cortex A9 的 Arduino 库，与 VivadoSDK 集成
07-09
Arduino-Vivado-SDK 用于 Microblaze 和 Cortex A9 的 Arduino 库，与 Vivado/SDK 集成
Simulating-Microblaze-Process-using-Hardware-Software-Co-Design:使用Vivado和SDK在Microblaze处理器（软处理器）上模拟简单的倒数计数器
04-07
使用硬件软件协同设计模拟微火过程 使用Vivado和SDK在Microblaze处理器（软处理器）上模拟简单的倒数计数器 这是一个用于Microblaze Processor的简单的基于模拟的项目，该项目运行一个递减计数器。 源文件和测试平台已附加。 包装器和elf的其余部分可以在Vivado和SDK的帮助下生成。
vivado [Memdata 28-207] 错误
zack's blog
07-15 1173
vivado [Memdata 28-207] 错误 最近遇到了一个错误：[Memdata 28-207] out of bounds code segment for BRAM space in xxx.bmm。在网上没有找到解决方法，所以记录下。 这个问题是在xczu11上使用DDR4遇到的。问题的原因在于DDR4中嵌入了一个Microblaze，挂了两个BRAM，不知道什么原因，这两个BRAM的容量比实际需要的容量小，导致elf文件无法加载到这两个RAM里面，所以DDR4的cali done信号一直起
【Vivado那些事儿】MicroBlaze最小系统搭建及程序固化
jk_101的博客
09-05 4747
今天简单演示了一个MB小例子。
Xilinx ZynqMP相关
hbcbgcx的博客
12-14 1456
Vivado Design Suite - HLx 版本 生产力成倍加速 Vivado Design Suite HLx 版本 - 加速高层次设计 Vivado® Design Suite HLx 现已提供部分可重配置功能，该功能随 Vivado HL Design Edition 和 HL System Edition 免费提供。保修期内的客户可重新生成其许可证，获得该特性。部分重配置可以降价提...
ISE/Vivado调试过程中经常遇到的几种warning，以及解决办法，一些verilog使用技巧
热门推荐
weiyunguan8611的博客
09-02 7万+
由于最近已经也刚刚接手项目，遇到特别多的问题，所以把遇到的问题记录一下，自己学习的同时，把过程分享出来，希望对大家有一定的帮助，共同进步。下面就是ISE调试过程中经常遇到的几种warning，以及解决办法，自己整理成文档，以供参考： 1、Redeclaration of ansi port XX is not allowed “不允许重新声明ansi端口XX”。 出现的原因是在程序中声明了两......
Vivado Block Design流程（MicroBlaze）
qq_44382861的博客
07-13 1万+
Vivado Block Design硬件设计流程
Zynq学习笔记：02 HDL和Vivado框图
最新发布
AliceWu1998的博客
01-23 976
红色的是我用来与框图接口的那些。我今天将向大家展示我是如何把这些放在一起的，我今天要做的第一件事是创建这些信号，这些信号从框图中输出到我的代码中。Vivado创建了这个wrapper文件，并将这些内部信号转发到设备外部。这就是我们目前所拥有的。
K7中使用VDMA设计video system
Huskar_Liu的博客
08-13 859
xapp742的例子来分析。 整个BD由三个subsystem构成。 microblaze 子系统， video pipe 子系统， memory子系统。 +++++++++++++++++++++++++++++++++++++++ 首先来看看microblaze子系统， 第一个是mb的IP。 设置时，使能MDM接口，使能IC和DC接口，IC和DC地址，定位在DDR中，所以，baseaddr为0x80000000.尺寸设置为16KB，line length为4。 break point设置，PC BP数量
Vivado FPGA Microblaze led 例程 使用 XC7K325T-2FFG676I
05-06
Vivado2018.2开发的FPGA例程，XC7K325T-2FFG676I，使用Microblaze软核，SDK Standalone C程序，V22 为 LED 管脚，AB11 AC11 为差分200Mhz 晶振输入，复位键为AF25.
Xilinx FPGA MicroBlaze实现串口
06-29
开发工具：Vivado2014.4 开发平台：Basys3开发板 功能：运行tcl文件生成vivado工程，导出到SDK，运行，实现串口打印
MicroBlaze控制1602_LCD
01-20
初学者建议参看看我的博文《MicroBlaze 控制LED入门--【史上最详细】》软件平台：Win10专业版 64bit + Vivado2017.4 + SDK2017.4 硬件平台：Xilinx-KC705开发板，用Vivado2017.4完美运行。如果你用的是Vivado2018，...
vivado 使用源文件
cckkppll的博客
01-13 1131
vivado 使用源文件
利用Vivado进行MicroBlaze处理器应用教程
一个早起的程序员
12-04 1万+
目录 一、创建带有MicroBlaze处理器的IP设计 二、开始IP综合设计（步骤） 三、MicroBlaze配置窗口（配置窗口说明） 第一页（Welcome Page） 第二页（General） 第三页（异常） 第四页（缓存） 第五页（MMU） 第六页（调试） 第七页（总线） 四、MicroBlaze处理器的交叉触发特性 五、自定义逻辑 六、完成连接（Completing Connections） 一、创建带有MicroBlaze处理器的IP设计 使用Vivado进行Micr
基于MicroBlaze的千兆以太网调试
lunarabby的博客
09-01 6359
VIVADO部分 先放vivado的blockdesign的大图 在调试过程中由于发现SDK自带的application project在bram上会出现overflowed的现象，所以我加了一个mig核，把代码放到了ddr中去跑。 这里着重介绍一下microblaze和ethernet subsystem的配置 首先看microblaze，大部分是默认选项: 这里有一个要注意的点， Microblaze的IC/DC总线接口去连接内存时，内存的地址必须在cache的地址范围内，否则可能无法写入,比如
Vivado、modelsim、VHDL错误集锦
倾城富贵的博客
10-30 5588
错误集锦
VIVADO中各文件解释
XY_Chang的博客
08-06 4733
在Xilinx ISE中不同的操作都有不同的文件类型对应，例如综合、布局、布线、生成比特流等都会产生特定格式的文件，在vivado中也是一样，只不过在vivado中，文件的格式相比于ISE中更加统一。 1、.dcp文件，在ise中每个过程都会产生特定格式的文件，例如.ncd, .pcf, .ngd等等，但是在vivado中，不论是综合还是布局布线都只会产生一种格式的文件，即.dcp文件，每个阶段的.dcp文件都是下一阶段的输入文件，.dcp文件实际上包含了对应阶段处理的信息，用vivado可以直接打开，Fi
xilinx_vivado_sdk_web_2019.1
08-26
xilinx_vivado_sdk_web_2019.1是赛灵思（Xilinx）公司开发的一个软件开发套件。它是基于Vivado设计套件的一部分，旨在为用户提供一套完整的开发工具，用于设计、验证和验证嵌入式系统。 xilinx_vivado_sdk_web_2019.1支持多种编程语言，如C、C++和SystemC，以及嵌入式处理器如ARM和MicroBlaze。它还提供了一些专门的工具和库，用于硬件和软件协同开发。 这个套件包括Vivado设计工具和Xilinx SDK两个主要组件。Vivado设计工具用于高级综合、逻辑合成和布线，帮助用户设计和优化他们的硬件系统。而Xilinx SDK则提供了一个完整的集成开发环境，包括编译器、调试器和软件库，用于嵌入式软件开发。 xilinx_vivado_sdk_web_2019.1具备多种强大功能。首先，它支持用户使用高级综合工具将C/C++代码转换为硬件电路。其次，它提供了一组开发板支持包，使用户能够在实际硬件平台上快速开发和验证他们的系统。此外，它还提供了丰富的调试和性能分析工具，用于优化系统性能和调试代码。 总之，xilinx_vivado_sdk_web_2019.1是一款功能强大的软件开发套件，它提供了丰富的工具和库，支持硬件和软件协同开发，帮助用户设计、验证和验证嵌入式系统。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值