1、RTL设计图
2、Quartus扫描生成的电路RTL图
3、计数器的波形仿真截图
4、计数器代码
module count(
RST , // 异步复位, 高有效
CLK , // 时钟,上升沿有效
CNTVAL); // 输出的计数值信号
input RST , CLK ;
output [3:0] CNTVAL;
reg [3:0] CNTVAL, CNT_MAX_VAL = 6;
always @(posedge CLK
1、RTL设计图
2、Quartus扫描生成的电路RTL图
3、计数器的波形仿真截图
4、计数器代码
module count(
RST , // 异步复位, 高有效
CLK , // 时钟,上升沿有效
CNTVAL); // 输出的计数值信号
input RST , CLK ;
output [3:0] CNTVAL;
reg [3:0] CNTVAL, CNT_MAX_VAL = 6;
always @(posedge CLK