作业：计数器仿真实验

最新推荐文章于 2023-12-02 23:27:51 发布
最新推荐文章于 2023-12-02 23:27:51 发布
阅读量3.1k 收藏 1
点赞数 1
文章标签： 计数器
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Taller_/article/details/53363145
版权
本文通过手工绘制和Quartus软件实现了一个计数器的仿真实验。实验中，使用两个加法器，一个负责从0到9计数，另一个在特定数值时触发新的计数周期。通过RTL图、代码和时序仿真波形图，详细阐述了计数器的工作原理和设计过程。
摘要由CSDN通过智能技术生成

1、手工绘制的RTL图

计数器的实质是累加器，只不过每次进行的是加1操作，所以本实验的想法是用两个加法器，一个用于从0-6，0-7，0-8，0-9每一次加1来计数，另一个是当分别到达需要进行下一次从零计数时对6，7，8分别进行加1，并对此加法器的值进行判断，当大于9时，开始下一个周期的从0-6计数，再配上其他的元件，即可以实现此时序逻辑电路的功能。



2、Quartus扫描生成的RTL图



最低0.47元/天 解锁文章
Taller_
关注
阶段一：计数器的仿真实验
HYL_2015的博客
05-07 2315
一、计数器仿真实验一 计数器一的手绘版RTL设计图 计数器一编译后生成的RTL图 程序代码 module top ( RST,CLK,CNT); input RST, CLK; output [3:0] CNT; reg [3:0] CNT; parameter CNT_MAX_VAL =5; always @ ( posedge RST or posedge CLK) b
作业1：计数器仿真实验作业
wickedwtq的博客
11-13 4993
计数器在电路复位后会循环的从0值递增计数到最大值，计数最大值是一个循环变化的过程，计数器复位之后，第一次计数最大值是6，然后是7、8、9，然后计数最大值又变成6，如此往复循环。
【Multisim仿真】利用计数器74LS161设计模10计数器和进行译码显示实验
最新发布
weixin_56661223的博客
12-02 2万+
既然两个实验都做完了那就一起写了放上来帮助有缘人=v=。还是先放最简单的实现模10计数器功能的仿真图。以上这个电路的缺点就是太简单了，不具有可调性，通过加开关可以对计数器功能进行控制。但是拿去做个实验已经够了。
数字电路实验报告集成计数器的应用仿真
06-22
关于数字电路的实验。实验九 集成计数器的应用仿真
【Multisim仿真】74LS90十进制计数器
perseverance51博客
05-31 1万+
【Multisim仿真】74LS90十进制计数器
单片机仿真作业：简单波形仿真与源码-电路方案
04-21
在这个作业中，学生将通过仿真软件（如Proteus或Keil uVision）来模拟51单片机的工作，验证电路和程序的功能。 接着，提到的“电路方案”是单片机系统的核心部分。51单片机通常连接到各种外围设备，如ADC（模数转换...
【swjtu】数电实验3_1位十进制计数器.zip
01-11
(1) 计数器的 load 锁定到 SW3，upd 锁定到实验箱的 SW2，en 锁定到 SW1，clr 锁 定到 SW0； (2) 计数器的输出 Q 和 CO 作为待观测的中间信号锁定到指示灯 LED3..LED0， LED4； (3) clkin 锁定到 CLK0（PIN_88）； ...
FPGA作业2：利用veilog设计12进制计数器 fpga开发.pdf
04-22
FPGA作业2：利用veilog设计12进制计数器 FPGA（Field-Programmable Gate Array，场-programmable门阵列）是一种基于可编程逻辑电路的集成电路。FPGA的主要特点是可以根据需要对电路进行编程和配置，从而实现不同...
实验三：计数器、波形仿真、SignalTap
wyh135792的博客
11-28 1185
0-9计数器module cnt_0to9(clk,ov); input clk; output ov; reg ov; reg [27:0] con; always@(posedge clk) begin if(con==50000000) begin ov<=1; con<=0; end
计数器设计及仿真验证
bgskip的博客
12-13 1207
要求：实现一个计数器，要求在start脉冲到来时开始计数，计数到23时保持不变直到下一个start脉冲到来时重新计数。 零、一开始看到这要求以为是要做一个脉冲检测，后来一想，这start脉冲不就是复位信号吗，是在下愚钝了。 一、Verilog代码部分： module Counter_24( input clk, input start, output reg [4:0] number ); reg start_delay1; wire start_negedge; always@(posed
【Proteus仿真】利用加法计数器74XX160的级联实现2位计数
perseverance51博客
05-22 1100
【Proteus仿真】利用加法计数器74XX160的级联实现2位计数
计数器 波形仿真 signaltap
74138
04-20 1918
计数器代码 与74161不同，不用其他的管脚，只要计数哦那个计数功能就好。所以可以把2个使能端，同步/异步清零端，数据段都去掉，只留下时钟端。还有输出数据段和溢出端。计数器代码如下module conter(  CLK   ,  //xia jiang yan      CNTVAL, // 输出的计数值信号  OV    );// 计数溢出信号，计数值为最大值时该信号为1input CLK   ...
实验三 计数器波形仿真和Signal Tap
weixin_48958486的博客
07-16 545
• 1、参照代码，设计一个0-17的计数器，当 计数值为17的时候，OV输出1，其他输出0， 注意设定合理的信号位宽。 • 2、针对以上计数器，修改输出逻辑，当计 数值为0-8时，OV输出0,9-17时OV输出1 • 用SignalTap验证 • 尝试并思考，如果时钟是50MHz，把OV接 到一个LED上，能看见什么现象，为什么？ LED灯常亮。因为时钟频率高，看不见闪烁 ...
FPGA 电路开发入门实验(实验3：计数器波形仿真和signalTap)
Python_banana的博客
11-09 725
1、参照代码，设计一个0-17的计数器，当计数值为17的时候，OV输出1，其他输出0，注意设定合理的信号位宽。 首先写一个0到17的verilog代码如下： module cnt_0to17( CLK, CNTVAL, OV); input CLK; output [4:0] CNTVAL; output OV; reg [4:0] CNTVAL; reg OV; always @(pose...
计数器的VHDL设计
qq_45049500的博客
11-11 1万+
创建工程啥的就不说了哈哈，我就直接上代码和思路分析了 1、实用计数器的VHDL设计 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT10 IS PORT (CLK,RST,EN,LOAD:IN STD_LOGIC; DATA:IN STD_LOGIC_VECTOR(0 to 3);--四位预置数 DOUT:OUT STD_LOGIC_VECTOR(0 to 3)
完成计数器的仿真
qq_42234274的博客
01-06 3812
昨天完成了计数器的仿真，利用74s161，仿真了24进制（00-23显示)的计数器，60进制的计数器(00-59显示），并且合成了，秒、分钟、小时的显示电路，现在奉献给大家。 以上是关于计数器的设计，欢迎留言讨论。计数脉冲在source里找数字脉冲–digital clock，实际制作请参考我的脉冲振荡电路cd4060文章。 ...
Quartus实现寄存器：同步复位+异步复位
hr_kunyiqingnian的博客
04-25 2093
主要介绍同步复位、异步复位、组合逻辑和时序逻辑。
Quartus II 13.1 (64-bit)的实验2021-05-21
zcaifeng的博客
05-21 604
一，实验目的 quartus ll原理仿真与代码仿真过程 二，实验内容 将书《数字逻辑基础与verilop设计》p120页的两个代码（addern，mux16to1）进行仿真 三，实验工具 Modelsim和quartus ll软件 五，实验截图 addern mux16to1 六、实验视频 实验视频代码仿真 七、实验代码 module example1 (x1,x2,s,f); input x1, x2, s; output f; not(k, s); and (g, k, x1); and (h,
VHDL模十计数器
想要亿只独角兽的博客
06-08 5199
边沿计数器：请设计“模 10”计数器：对时钟 CLK 上升沿信号进行计数，输出是位宽 为 4 位的信号，每当计数到 10 时，便立即回复到初始状态，重新计数。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值