FPGA实现PID控制器——基于Quartus prime 18.0

已于 2024-05-13 20:57:09 修改
阅读量2.8k 收藏 55
点赞数 10
文章标签： fpga开发 fpga
于 2023-10-07 17:08:28 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/2301_76493042/article/details/133645503
版权

目录

 1. PID控制器和离散化PID控制器

1.1 PID控制器

1.1.1 P控制器

1.1.2 稳态误差和I控制器

1.1.3 超调和D控制器

1.2 离散式PID控制器——位置式PID控制器

2.PID控制系统Simulink仿真

3.Verilog代码编写和Modelsim仿真

3.1 误差计算模块和PID算法模块编写

3.1.1 误差计算模块

3.1.2 PID算法模块

3.2 主模块及Testbench模块编写

3.2.1 主模块编写

3.2.2 Testbench模块编写

3.3 仿真结果

 1. PID控制器和离散化PID控制器

1.1 PID控制器

PID控制器中的P, I, D分别代表比例、积分、微分，它是一种用于控制工业应用中压力、流量、温度和速度等不同过程变量的设备。在该控制器中，控制回路反馈装置用于调节所有过程变量。

像PID控制器这样的闭环系统包括反馈控制系统。该系统使用固定点评估反馈变量以生成误差信号。在此基础上，它会改变系统输出。这个过程将一直持续到误差达到零，否则反馈变量的值就等于一个固定点。

1.1.1 P控制器

P控制器通过比例运算来调节系统输出和目标值之间的误差。例如系统输出为5，目标值为10，当设定P控制器的比例系数为Kp=0.8时，则有如下计算过程：

e(t)=target-input=10-5=5

u=e(t)*K_p=5*0.8=4

output=input+u=5+4=9

通过误差和比例系数之间的直接乘法运算，P控制器实现了对误差的纠正。

由以上的例子可以看出，当Kp的值越大时，系统达到稳态（即输出值等于目标值）的速度也就越快，但是当Kp的值过大时，系统的输出误差绝对值并不一定减小，例如将上例的Kp改为2，则误差e(t)由P控制前的5变为了控制后的-5，实际上，当Kp的值过大时，误差的绝对值有可能越来越大，导致系统输出进入发散状态。

1.1.2 稳态误差和I控制器

在实际的系统控制中，系统往往存在阻尼或其他形式的消耗。例如一个力学系统中可能会有摩擦，热学系统可能存在热能耗散等等。这将会导致我们输出的比例控制并不能完全地转化为系统输出。例如一个热力学系统每秒向外耗散0.5℃的热量，当误差为1℃且Kp=0.5时，输出值与目标值之间将永远存在1℃的误差。这部分误差即为稳态误差。

在这种情况下便需要积分控制来消除这一部分误差。通过引入对误差的积分值，我们便可以在一次积分控制中对前一段时刻产生的误差累积量进行控制，即

u=K_i*\int_{0}^{t}e(t) dt

通过这样的方式，当系统存在稳态误差时，积分项的误差累积值将会越来越大，从而实现了稳态误差的消除。

1.1.3 超调和D控制器

在控制系统中，我们往往很难一次就将输出值控制到与目标值相等，为使系统更快地达到稳态，往往选用较大的比例系数Kp，从而会导致系统的输出会先高于目标值，然后又低于目标值，这样在反复震荡的过程中振幅逐渐减小，最终达到稳态值。在这个过程中系统的输出信号超过目标值的现象就称为超调现象，超出的值就称为超调量。在此过程中超调量的最大值称为最大超调量。一般来说，在系统输出不发散的前提下，比例系数越大，超调量也就越大，系统达到稳态的速度也越快。但是超调量过大时，系统的稳定性也会变差，在许多实际场景中，这是我们不愿看到的。因此我们引入微分控制，来对系统的超调和震荡进行控制。

我们知道，微分表示了一个函数图像的斜率，即当前时刻的变化率。因此，对当前时刻的误差e(t)进行微分运算，便可得到当前时刻误差的变化率，也就可以预测出下一时刻误差的变化趋势。因此通过这一手段，我们便可以在当前时刻提前对控制信号做出调整，从而在误差减小或是增大时加快或减小控制信号的输出。我们在向杯子里倒水时，随着水越来越满（误差越来越小），逐渐减慢倒水的速度，就可以理解为是一个微分控制的过程。微分控制的公式如下：

u=K_d*\frac{\mathrm{d}e(t) }{\mathrm{d} t}

将比例P，积分I，微分D三部分的公式合在一起，便得到了PID控制算法的计算公式：

u=K_p*e(t)+K_I*\int_{0}^{t}e(t)+K_D*\frac{\mathrm{d} e(t)}{\mathrm{d} t}

在工程中，PID控制器的系数KP、KI、和KD需要结合实际给出，即PID参数整定。这里不再给出整定的具体方法，大家可以自行搜索查阅。

1.2 离散式PID控制器——位置式PID控制器

无论计算机还是FPGA芯片，采取的控制方式都是采样控制，只能根据采样时刻的偏差来计算控制量，因此计算机控制系统中，必须对公式进行离散化，具体就是用求和代替积分，用向后差分来代替微分，使模拟PID离散化为数字形式的差分方程。

离散式的PID控制算法主要有位置式PID和增量式PID两种，本文使用的是位置式PID控制。由上文给出的PID控制算法：

u=K_p*e(t)+K_I*\int_{0}^{t}e(t)+K_D*\frac{\mathrm{d} e(t)}{\mathrm{d} t}

对于离散信号而言，取某一采样点k，此时的误差e(t)为e(k)。则比例项的误差值就是e(k)，而积分项可以用之前时段误差值的累加得到，即

\int_{0}^{t}e(t)=[e(k)+e(k-1)+...+e(0)]\Delta t=T*\sum_{i=0}^{k}e(i)

同理，微分项的误差变化率也可以用当前时刻误差减去上一时刻误差得到，即

\frac{\mathrm{d} e(t)}{\mathrm{d} t}=\frac{e(k)-e(k-1)}{T}

其中，T为采样周期。

在PID控制公式中，可将KI，KD写作另一种形式，如下：

u=K_p*[e(t)+\frac{1}{T_I}\int_{0}^{t}e(t)+T_D\frac{\mathrm{d} e(t)}{\mathrm{d} t}]

式中引入了积分时间常数TI和微分时间常数TD，从而使得KI和KD得以用KP表示出来。由此可以得出离散PID控制的公式：

u=K_p*[e(t)+\frac{T}{T_I}\int_{0}^{t}e(t)+\frac{T_D}{T}\frac{\mathrm{d} e(t)}{\mathrm{d} t}]

=K_P*e(t)+K_I\sum_{i=0}^{k}e(i)+K_D[e(k)-e(k-1)]

由此得出的即为离散PID控制的位置式算法。

2.PID控制系统Simulink仿真

利用Simulink对控制系统进行仿真，主要目的是选取合适的PID参数，并获取输入输出数据，便于使用Modelsim进行Verilog代码的仿真，并将Simulink的仿真结果与Modelsim仿真结果对比，验证仿真的正确性。搭建的控制系统框图如下：

图中目标信号输入为阶跃信号，初值为0，终值为1，阶跃时间为1s。PID参数KP=50，KI=100，KD=3。将target和sig_in的值输出到工作区，作为Modelsim仿真时的输入量。将仿真运行5s，结果如图所示：

上图中，上方曲线为误差信号，中间曲线为系统输出，也是下一时刻反馈信号输入，即Modelsim仿真中控制器的输入sig_in，下方曲线为控制器输出，即Modelsim仿真中的输出ctrl_out。

输出到Matlab工作区的值target和sig_in需要经过处理才能输入到Modelsim，Matlab处理代码如下：

% 将数据左移7位并取整，保留前七位并换算为整数方便计算
sig_in = round(sig_in * 1000000);
target = round(target * 1000000);

% 将十进制数转化为十六进制数
sig_in = dec2hex(sig_in);
target = dec2hex(target);

% 将数据保存为txt格式
% sig_in
in = fopen('sig_in.txt','wt');
fprintf(in,'%g\n',sig_in);
fclose(in);
% target
tgt = fopen('target.txt','wt');
fprintf(tgt,'%g\n',target);
fclose(tgt);

处理后即得到十六进制的输入数据。注意Matlab的十六进制数会保存为字符串格式，在输入到Modelsim仿真中时需要再次处理（实际上把引号删除即可）。

3.Verilog代码编写和Modelsim仿真

PID控制器的Verilog代码分为三个部分：误差计算模块、PID算法模块和主模块。

3.1 误差计算模块和PID算法模块编写

3.1.1 误差计算模块

误差计算模块的主要功能为计算比例项、积分项和微分项的误差值，并对积分项的误差累加值进行限幅，代码如下：

module error (
        input  wire                         clk     ,   // 时钟信号
        input  wire                         rstn    ,   // 复位信号
        input  wire     signed     [31:0]   sig_in  ,   // 反馈信号输入
        input  wire     signed     [31:0]   target  ,   // 目标信号

        output reg      signed     [31:0]   error   ,   // 当前状态误差信号
        output reg      signed     [31:0]   error1  ,   // 上一状态误差信号
        output reg      signed     [31:0]   sum_e       // 误差信号累加值 用于积分环节
    );

    parameter [31:0] itg_max = 32'd100000000     ;       // 积分限幅，最大累加值为100
    parameter [31:0] itg_min = -32'd100000000    ;       // 积分限幅，最小累加值为-100
    always @(posedge clk or negedge rstn) begin
        if(!rstn) begin             // 复位
            error  <= 32'd0 ;
            error1 <= 32'd0 ;
            sum_e  <= 32'd0 ;
        end
        else begin
            error  <= target - sig_in   ;       // 误差信号e = 目标信号t - 反馈信号s
            error1 <= error             ;       // 将误差信号打一拍 得到上一时刻的误差值
            // 由于二进制数使用补码表示正负，因此限幅的条件与简单的十进制数表示方法存在差异
            if ((sum_e > itg_max) && (sum_e < 32'h7FFF_FFFF)) begin
                sum_e <= itg_max;
            end
            else if ((sum_e < itg_min) && (sum_e > 32'h8000_0000)) begin
                sum_e <= itg_min;
            end
            else
                sum_e  <= sum_e + error     ;       // 积分误差累加                     
        end
    end

endmodule

由于Verilog程序中需要给定输入输出的位宽，因此限幅功能也可以不加

3.1.2 PID算法模块

PID算法模块对误差模块输出的误差进行处理，输出PID控制器输出，代码如下：

module pid_ctrl (
        input  wire                clk     ,    // 时钟
        input  wire                rstn    ,    // 复位
        input  wire signed [31:0]  error   ,    // 误差
        input  wire signed [31:0]  error1  ,    // 上一时刻误差
        input  wire signed [31:0]  sum_e   ,    // 误差累加值

        input  wire signed [7:0]   kp      ,    // 比例系数
        input  wire signed [7:0]   ki      ,    // 积分系数
        input  wire signed [7:0]   kd      ,    // 微分系数

        output reg  signed [63:0]  ctrl_out     // 控制器输出
    );

    always @(posedge clk or negedge rstn) begin
        if(! rstn) begin
            ctrl_out <= 64'd0;
        end
        else begin
            ctrl_out <= (kp*error) + (ki*sum_e) + (kd*(error - error1));    // PID计算
        end
    end

endmodule

3.2 主模块及Testbench模块编写

3.2.1 主模块编写

主模块只需将两个模块依次例化即可，代码如下：

module pid_controller (
        input  wire                  clk      ,      // 时钟50MHz
        input  wire                  rstn     ,      // 复位信号
        input  wire signed [31:0]    sig_in   ,      // 反馈信号输入
        input  wire signed [31:0]    target   ,      // 目标信号

        input  wire signed [7:0]     kp       ,      // 比例环节系数
        input  wire signed [7:0]     ki       ,      // 积分环节系数
        input  wire signed [7:0]     kd       ,      // 微分环节系数

        output wire signed [63:0]    ctrl_out        // 控制信号输出
    );

    wire     [31:0]  error   ;
    wire     [31:0]  error1  ;
    wire     [31:0]  sum_e   ;
    error error_inst (
              .clk            (clk)       ,
              .rstn           (rstn)      ,
              .sig_in         (sig_in)    ,
              .target         (target)    ,
              .error          (error)     ,
              .error1         (error1)    ,
              .sum_e          (sum_e)
          );

    pid_ctrl pid_ctrl_inst (
                 .clk            (clk)     ,
                 .rstn           (rstn)    ,
                 .error          (error)   ,
                 .error1         (error1)  ,
                 .sum_e          (sum_e)   ,
                 .kp             (kp)      ,
                 .ki             (ki)      ,
                 .kd             (kd)      ,
                 .ctrl_out       (ctrl_out)
             );

endmodule

3.2.2 Testbench模块编写

代码如下：

`timescale 1ps/1ps
module pid_controller_tb;

    //Ports
    reg                         clk     ;
    reg                         rstn    ;
    reg   signed  [31:0]        sig_in  ;
    reg   signed  [31:0]        target  ;
    reg   signed  [7:0]         kp      ;
    reg   signed  [7:0]         ki      ;
    reg   signed  [7:0]         kd      ;
    wire  signed  [63:0]        ctrl_out;

    integer i;
    reg [31:0]  txt_in       [0:500-1]  ;
    reg [31:0]  txt_target   [0:500-1]  ;
    reg [7:0]   count                   ;
    reg [15:0]  file                    ;
    initial begin
        $readmemh("sig_in.txt", txt_in);      // 读取输入信号sig_in
        $readmemh("target.txt", txt_target);  // 读取输入信号target
        file = $fopen("ctrl_out.txt","w");    // 建立新文件用于保存输出ctrl_out
    end
    initial begin   
        // 给定PID系数，数值与上面不同，原因见下 3.3
        kp      =   8'd50  ;
        ki      =   8'd1   ;
        kd      =   8'd300 ;
        //开启时钟及复位
        clk     =   1'b0    ;
        rstn    =   1'b1    ;
        # 5;
        rstn    =   1'b0    ;
        # 5;
        rstn    =   1'b1    ;
        // 依次读取输入数据
        for (i = 0;i <= 500; i = i + 1) begin
            sig_in = txt_in[i]      ;
            target = txt_target[i]  ;
            #10;
        end
    end

    pid_controller pid_controller_inst (
                       .clk         (clk)       ,
                       .rstn        (rstn)      ,
                       .sig_in      (sig_in)    ,
                       .target      (target)    ,
                       .kp          (kp)        ,
                       .ki          (ki)        ,
                       .kd          (kd)        ,
                       .ctrl_out    (ctrl_out)
                   );

    always #5  clk = ~clk ;
    // 将ctrl_out保存到txt文件
    always @(posedge clk) begin
        if (count < 8'd500) begin
            $fwrite(file,"%d\n", ctrl_out);
            count <= count + 1;
        end
        else begin
            count <= 8'd0;
            $fclose(file);   // 关闭文件读写
        end
    end

endmodule

3.3 仿真结果

利用Modelsim进行仿真，结果如下图：

由上图可看出，Modelsim输出的波形与图2中Matlab中的仿真波形基本一致，将输出的ctrl_out.txt进行处理后放入Matlab工作区（保存为矩阵D），导入到Simulink中代替PID控制器的输出，框图如下：

仿真5s，在scope“输出比较”模块中观察输出信号，如下图：

由上图不难看出，两个输出的信号波形基本相同。

在Testbench文件中，使用的PID控制系数与仿真时的系数不同。如果仍使用KP=50，KI=100，KD=3的系数结果如下图：

由离散PID算法的公式：

u=K_p*[e(t)+\frac{T}{T_I}\int_{0}^{t}e(t)+\frac{T_D}{T}\frac{\mathrm{d} e(t)}{\mathrm{d} t}]

可以看出相比于连续的PID控制算法，式中多了采样周期T，因此离散PID的参数与连续PID的参数相比应该多一个采样周期T，即：

K_I(discrete)=K_I(continous)*T

K_D(discrete)=\frac{K_D(continuous)}{T}

经处理后KI=1，KD=300，修正后的PID参数即可得出正确的仿真值。

sig_in 和 target 文件：

sig_in和target

Crista Lee
关注
PID算法的FPGA实现
08-30
在许多现代化的工业生产如冶金、电力等，实现对温度的精度控制至关重要的，不仅直接影响着产品的质量，而且还关系到生产安全、能源节约等一系列重大经济指标。
基于FPGA的PID控制器设计
Moon_3181961725的博客
10-02 1万+
基于FPGA的PID控制，语言采用Verilog
FPGA上基于Verilog的PID调节器源码实现详解，FPGA上的Verilog PID调节器-原理与源码分享
MfsKmNacZTPs的博客
07-10 654
随着技术的不断进步，FPGA（Field Programmable Gate Array）作为一种可编程逻辑器件，为PID控制器的实现提供了更加灵活和高效的方法。通过对比例、积分和微分控制器的实现、参数调节和仿真验证等关键点的介绍，本文为工程师提供了一个参考和实践的方向。PID控制器的核心思想是根据当前系统的误差和误差的变化率来调整输出信号，以使系统的行为与期望值尽可能接近。比例控制器可以简单地通过乘法运算实现，积分控制器需要累加器来计算误差的累积量，微分控制器可以通过差分运算来计算误差的变化率。
FPGA：Verilog实现pid算法控制pwm
最新发布
weixin_48163284的博客
09-11 873
提示：以下是本篇文章正文内容，下面案例可供参考无。
FPGA实现PID控制算法(含仿真)
weixin_44678052的博客
05-07 4669
相信大家对于PID控制算法，都不感到陌生了，平衡车就是靠它平衡起来的，还有飞控的平衡算法也是它，以及FOC中的闭环控制中也是用的它，它不仅简单，而且易于理解。那么本篇文章将简要介绍一下算法的原理，然后带大家使用FPGA来实现(C语言实现过程特别简单)。
FPGA学习之实现PID算法
热门推荐
qq_30093417的博客
11-08 1万+
FPGA学习之实现PID算法
FPGA实现电机位置环、速度环双闭环PID控制
STATEABC的博客
12-05 5019
​位置环作为外环，通过编码器计数通过PID输出速度；位置环输出的速度作为目标速度输入速度环，与编码器测速的当前速度进行PID计算，从而完成电机的双PID控制。​​
干货 | 基于FPGA实现PID控制算法
dpwkj的博客
05-31 1491
相信大家对于PID控制算法，都不感到陌生了，平衡车就是靠它平衡起来的，还有飞控的平衡算法也是它，以及FOC中的闭环控制中也是用的它，它不仅简单，而且易于理解。那么本篇文章将简要介绍一下算法的原理，然后带大家使用FPGA来实现(C语言实现过程特别简单)。
quartus prime 18.0标准版和专业版破解软件
09-08
quartus prime 18.0标准版和专业版破解软件，最新intel altera FPGA/CPLD 编译软件破解器
基于Quartus Prime Std 18.0的FPGA基础开发流程
11-21
博客的配套工程及文档 https://blog.csdn.net/botao_li/article/details/84312917
Quartus II 18.0 基于Modelsim仿真快速入门
08-29
Quartus II 18.0 是一款由Intel公司旗下Altera部门开发的FPGA设计软件，其最新版本为Quartus II 18.0。该软件为数字逻辑设计、FPGA与CPLD设计提供了完整的解决方案，支持从设计输入到设备编程的整个过程。Modelsim是...
用Verilog代码编写的PID控制
03-01
用Verilog代码编写的PID控制,适用于FPGA中，资源保证真实，大家快快下载
基于FPGA直流电机的速度闭环PID控制
10-06
基于FPGA直流电机的速度闭环PID控制，采用硬件描述语言实现直流电机速度控制系统的设计，主要完成以下功能：电机加速、电机减速、电机定速及速度检测等功能的实现。
Quartus 18.0 破解器
05-12
当然，这个license一样可以用在老版本的Quartus上，但是必需是用破解器破解过的Quartus，正版license是没有这个功能的，原因你懂得！SEU使用方法请参考器件的英文版数据手册，或者找骏龙科技要各个新系列FPGA的中文...
Quartys18.0_破解器
10-19
把Quartus_18.0破解器.exe复制到C:\intelFPGA\18.0\quartus\bin64和/或C:\intelFPGA_Pro\18.0\quartus\bin64下运行(你的安装目录也许和这个不一样)，也就是说把它和quartus.exe放在同一个文件夹里面。双击运行！此...
在 FPGA 上快速构建 PID 算法
OpenFPGA的博客
10-31 1329
在 FPGA 上快速构建 PID 算法副标题：优秀的IC/FPGA开源项目(四)-使用HLS构建PID算法《优秀的IC/FPGA开源项目》是新开的系列，旨在介绍单一项目，会比《优秀的 Verilog/FPGA开源项目》内容介绍更加详细，包括但不限于综合、上板测试等。两者相辅相成，互补互充~作为一名工程师，在项目实施阶段多多少少会遇到需要使用控制理论的应用程序。一种非常常用的算法是比例积分微分控制器...
基于FPGA的PID算法理论详解（1）
baidu_34971492的博客
08-09 906
控制设计过程从定义性能需求开始。控制系统的性能一般通过应用一个阶跃函数作为设定值命令变量，然后测量过程变量的响应。一般来说，我们通过测量定义的波形特征来量化响应。上升时间是系统从稳定状态（或最终值）的10%上升到90%所需的时间。过冲百分比是过程变量超过最终值的百分比数，并以最终值的百分比表示。稳定时间是过程变量值稳定在最终值（通常是5%）范围内所需的时间。稳定状态误差是过程变量和设定值之间的最终差值。请注意，这些值的确切定义在学术和工业上的定义不尽相同。图2：典型PID闭环系统的响应。
FPGA实现PI控制
m0_57319166的博客
11-08 3167
FPGA实现PI控制
m基于FPGA的PID控制器实现,包含testbench测试程序,PID整定通过matlab使用RBF网络计算
fpga/matlab/simulink算法仿真工程
03-19 801
通过Kp，Ki和Kd三个参数的设定。参数ki​​​​​​​表示的是积分调整模块的系数，其作用将消除系统中存在的稳态误差，当存在稳态误差的时候，通过积分调节模块进行调节，直到完全消除稳态误差为止，之后积分调节功能停止工作，积分调节模块输出一个固定值。参数kd表示的是微分调整模块的系数，其主要是对系统反馈误差的变化率进行调整，其具有超前调整功能，可以预测系统反馈误差的变化率，因此可以在反馈误差产生之间将误差消除，因此通过设置微分调整参数，可以降低PID控制器的超调量，并加快系统的调整速度。
Verilog Pid
02-28
Verilog是一种硬件描述语言（HDL），用于描述数字电路和系统的行为和结构。它广泛应用于数字电路设计、验证和仿真。 PID（Proportional-Integral-Derivative）是一种经典的控制算法，常用于工业控制系统中。它通过测量系统的误差（偏差）来调整输出信号，以使系统的响应更加稳定和准确。 在Verilog中，可以使用PID控制器来实现对数字电路的控制。PID控制器通常由三个部分组成：比例（Proportional）、积分（Integral）和微分（Derivative）。比例部分根据当前误差的大小进行调整，积分部分根据误差的累积进行调整，微分部分根据误差的变化率进行调整。通过合理地调整PID参数，可以实现对系统的精确控制。 在Verilog中实现PID控制器需要使用逻辑门、寄存器、乘法器等基本元件来描述PID算法的计算过程，并将其与被控制的数字电路进行连接。具体实现方式会根据具体的应用场景和需求而有所不同。
评论 13
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值