目录
1 电源及地平面布局的处理方式
1）考虑到平面载流能力及欧姆损耗，电源及地平面不允许出现“哑铃状”布局；
2）尽量用平面代替走线进行布局，平面尽量短而宽；
3）电源布局可根据经验值进行判断，必要时，需要借助工具进行计算，避免盲目地借用参考设计；
以下网站中的PCB走线载流计算的小工具，可方便使用： PCB走线载流计算器-EDA365电子论坛通信数码-人工智能-计算机-半导体-手机家电消费电子硬件门户网站
4）PCB板上空余的GND铜皮（尤其是表层），需要采用多点接地处理，因为，零碎铜皮会耦合噪声，形成贴片形态的单极天线辐射模型;
5）信号通孔的使用，会在电源和地平面上产生大量的空隙，这些通孔放置不当会造成电流密度增加的平面区域，这些区域被称为热点（hot spots），避免这些热点是很重要的，通常的一种方法，是将通孔按照网格进行放置，这样可以在通孔之间留下足够的空间以供电源平面使用。
2 去耦电容的处理方式
1）如果可行，芯片的每个电源引脚上都应放置单独的去耦电容器；
2）如果电源引脚靠得很近，两个引脚之间可以公用一个去耦电容器；
3）电容器尽可能靠近电源引脚，并且，尽量扩大供电线路宽度，同时，尽量缩短供电线路长度；
4）电流流向应当考虑在内，最好是电流先通过去耦电容器，再进入电源引脚；
5）电源走线上要有足够数量的过孔，根据经验，过孔铜壁厚1oz前提下，1安培电流消耗至少放置一个过孔；
6）如果去耦电容器放置在PCB的另一面，此时，要考虑峰值电流对过孔数量的影响；
7）此外，不要忘记参考回流平面，至少应具有与供电平面相同数量的过孔；
8）大电容器在提供能量以对抗电流峰值的速度上有限制，而小电容器可能没有足够的容量来满足能量要求，因此，不同容值的组合（比如常见的100nF+10uF）通常是没有额外PDN要求的电源网络的首选，同时，确保较小的电容器更接近于电源引脚放置。
3 参考平面的处理方式
1）任何时候，都不要对重要的高速走线进行参考平面的跨分割，否则，极易形成环形天线效应，导致信号辐射增强；
2）如果跨分隔不可避免，则需要在两个参考平面之间使用拼接电容，电容允许返回电流从一个平面传播到另一个平面；
3）电容器应放置在靠近信号路径的地方，以保持返回路径最短；
4）推荐容值范围：10nF ~ 100nF，具体效果可通过计算及仿真进行确认；
5）当通孔放置得很近时，其keep out区域首尾相连，在参考平面上会产生较宽的空隙，高速走线时应注意避免大的空隙区域，确保通孔之间留有足够的间隔距离，以保证信号具有通畅的最小回流路径；
6）如条件允许，为了减少通孔产生的空隙，最好少放置接地和电源通孔；
7）对于芯片的不同接地引脚，需要使用必要数量的地孔，以保证信号回流路径的最小化；
8）当信号以电源平面做为参考平面时，在源端和负载端，信号总是要回流到参考地平面，此时，需要使用拼接电容以完成电源和地平面之间的跨接，推荐的容值范围为：10nF ~ 100nF；
9）注意：通常，不建议使用电源平面做为参考平面；
10）信号换层时，需要使用伴生地孔，一个通用的经验法则，当速率不高于10Gpbs时，伴生地孔与相应的信号孔间距不大于100mil，而实际中，间距往往远远小于这个值；
11）避免在参考平面边缘或者PCB边界附近进行高速布线，否则，会导致阻抗问题及EMI的负面影响，此时，边界距离至少应是线宽的10倍以上，此规则同样适用于有接插件的场景；
12）以50欧姆微带线为例：
a. 返回路径的宽度至少是信号线宽的3倍，则其特性阻抗与返回路径无限宽时特性阻抗的偏差小于1%；
b. 线间距与线宽相等时，近端串扰约为5%；
c. 线间距是线宽的2倍时，近端串扰约为2%；
d. 线间距是线宽的3倍时，近端串扰约为1%；
（上述结论参考自：“Signal Integrity Simplified, Eric Bogatin”）
4 普通信号走线的处理方式
1）进行高速线布局时，如果折弯不可避免，建议使用135度走线以代替90度直角走线，因为直角走线带来的阻抗跌落更为明显；
2）设计中，如果蛇形走线不可避免时，较为通用的设计规则如下：
a. 单端绕线中，相邻迹线之间应至少保持4倍于走线宽度的间距；
b. 弯道部分应至少是走线宽度的1.5倍；
c. 关于蛇形走线的长度要求--distance，由于无法量化，设计前，需要进行必要地设计评估，关于评估的方法，请参考以下文章：
3）长的信号走线分支可以充当天线，产生较为严重的EMC问题，同时，也会带来反射，对信号完整性产生负面影响，高速信号上的上拉电阻或下拉电阻是stub的常见来源，如果这样的设计是必需的，应尽量避免产生类似的长走线；
4）大的封装焊盘具有明显的低阻抗，从而引起信号反射，降低信号的完整性质量，因此，在较大的连接器和元件焊盘下，参考面需要进行挖空处理，挖空区域的层数和尺寸并无统一标准，通常取决于叠构及焊盘尺寸，并通过仿真计算获取；
5）过孔是另外一个导致阻抗不连续的主要因素，其通用处理方式如下：
a. 取消非功能焊盘，可以由CAD工具完成配置，也可由PCB制造厂商进行处理；
b. 扩大反焊盘尺寸，需要借助仿真工具获取具体参数；
c. 背钻、盲埋孔等PCB后处理技术。
5 差分信号走线的处理方式
1）尽量采用对称平行的走线方式；
2）差分线对之间，不允许放置任何的元器件或者过孔；
3）串行器件应对称放置，封装以0402以内为最优，0603可以接受，0805及以上不推荐；
4）换层孔同样需要对称放置；
5）为保证阻抗的连续性，差分对应同时换层；
6）差分走线拉等长时的蛇形走线应遵循如下规则；
7）蛇形走线应放置在长度不匹配的原点，这确保了正负信号在连接的主要部分可以保持同步传播；
8）弯折是走线长度不匹配的常见原因，等长补偿应靠近弯折区域；
9）在经过连接器、串行耦合器或者通孔时，差分对会进行分段，每一段都需进行单独的匹配补偿；
10）建议将同一组差分通道的所有数据和时钟信号置于同一层；
11）为了将CAD工具不正确的走线长度计算的影响最小化，请确保两个信号的焊盘输入走线是相等的；
12）Break out区域，差分线的对称放置是首选方案，可以避免非必要的蛇形走线；
13）如果空间允许，尝试在较短的走线上添加一个小的回环，这是匹配长度差的首选解决方案，而不是创建蛇形走线；
14）最后，推荐小编常用的一种差分换层孔的布局方式，在10Gbps以下速率可以通用，超出此速率，从板材开始，就需要重新进行仿真设计评估。
6 总结
需要指出的是，通常不可能遵守上述所有的规则，设计师需要在这些规则的指导下，决定哪些规则可以违反，哪些规则必须遵守。
扫一扫
704
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
