在 Quartus 中,工程名称不一定要与顶层实体名称一致。 顶层实体名称通常要与Verilog设计文件中的实体声明名称一致。建立工程后,我们可以将对应.v文件设计为顶层实体。 Verilog设计文件中文件名可以自定,但一般与模块名相同。