FPGA引脚分配方法.

以下详细介绍了FPGA引脚分配的相关知识点。 首先，FPGA引脚分配方法通常包括以下几个步骤：前期规划、分配引脚、约束定义、引脚锁定和最后的引脚。
下面介绍通过TCL文件：

建立 TCL 文件进行管脚分配。这种方法比较灵活，是比较常用的。

这种方法具有分配灵活，方便快捷，可重用性等多方面优点。方法如下：

选择 Projects

菜单项，并选择 Generate

tcl

file

for

project

选项，

系统会为你自动生成相应文件，然后你只要向其中添加你的分配内容就可以了。

还有一种方法就是直接用 new ，新建一个 TCL 文件即可，具体不再细讲。

下面是我分配的内容一部分，可供大家参考。

set_global_assignment -name FAMILY Cyclone

set_global_assignment -name DEVICE EP1C3T144C8

set_global_assignment -name ORIGINAL_QUARTUS_VERSION 8.0

set_global_assignment -name PROJECT_CREATION_TIME_DATE

"19:14:58 JANUARY 06, 2009"

set_global_assignment -name LAST_QUARTUS_VERSION 8.0

set_global_assignment -name

USE_GENERATED_PHYSICAL_CONSTRAINTS OFF -section_id

eda_palace

set_global_assignment

-name DEVICE_FILTER_PACKAGE "ANY QFP"

set_global_assignment -name LL_ROOT_REGION ON -section_id

"Root Region"

set_global_assignment -name LL_MEMBER_STATE LOCKED

-section_id "Root Region"

set_global_assignment -name DEVICE_FILTER_PIN_COUNT 144

set_global_assignment -name DEVICE_FILTER_SPEED_GRADE 8

set_global_assignment -name FITTER_EFFORT "STANDARD FIT"

set_global_assignment -name BDF_FILE topDesign.bdf

set_global_assignment -name QIP_FILE nios.qip

set_global_assignment -name QIP_FILE altpll0.qip