FPGA实战-管脚分配相关及设置

根据FPGA的封装不同,不同型号的FPGA的引脚多少和定义都有所区别,那么在工程中,管脚应该如何配置呢?不用的管脚又该如何设置呢?下面来总结一下。

FPGA的管脚一般分为两大类:专用管脚(占比20%-30%)和用户自定义管脚(占比70%-80%)

根据功能分为时钟,配置,普通IO,电源四种管脚。以下图为例(黑金AX301,EP4CE17C8)

不同颜色代表不同bank,三角形为电源管脚(正三角为VCC,倒三角为GND,三角中为O则是IO电源管脚,为I则为内核电源),圆形标记的管脚为普通IO管脚,可以随意使用,正方形且内部有时钟信号的为全局时钟管脚,五边形管脚为配置管脚。

 管脚设置

点进去后“Device and Pin Options”在“Unused Pins”选项中"Reserve unused pins",设置为“"As input tri-stated",这里是把没有使用的管脚做为三态输入。 

在“Voltage”选项,将“Default I/O standard:”设置为“3.3-V LVTTL”,这个设置是和 FPGA 硬件设计的 bank 电压有关,大部分开发板的 IO BNAK 电压为 3.3V,所以设置为“3.3-V LVTTL”。输出电压和设置没有关系,如果 BANK 电压是 3.3V,你这里设置 2.5V,也不会改变 IO 输出的电压幅度。这里设置完成以后 IO 的默认电压为“3.3-V LVTTL”,我们也可以根据需要为每个 IO 分配不一样的 IO 电平标准。

多用途管脚设置。在选项“Dual-Purpose Pins”中设置多用途 IO,全部做为普通 IO。这些多用途管脚,在 FPGA 配置阶段有特殊用途,配置完成后可以做为普通 IO。

 

学习参考文献      《quartus ii中fpga管脚分配策略》  http://www.docin.com/p-1505838804.html

### 关于Cadence 17.2版本中Pspice的教程 #### 安装指南 对于希望安装Cadence PSpice 17.2版本的用户来说,需注意几个关键步骤。当点击安装Cadence软件时,应指定添加安装包路径以及设定不含空格和汉字字符的安装路径[^1]。完成基础软件部署后,还需通过加入Hotfix文件的方式安装必要的更新补丁。最后,在一切设置妥当之后,务必记得重启计算机以使更改生效。 #### 绘制原理图 一旦上述准备工作就绪,则可以在重新启动后的环境中利用OrCAD Capture CIS工具着手绘制所需的电路原理图。此阶段涉及的具体操作包括但不限于元件的选择、放置及其间的连接构建等动作。 #### 创建自定义电路模块 针对那些想要进一步定制化工作流或者提高效率的技术人员而言,掌握如何基于个人需求创建专属的电路组件显得尤为重要。在Cadence PSpice环境下,这意呸着能够把一系列预设好的子电路打包成独立单元以便重复调用或分享给团队成员。具体实现过程涵盖了从草稿构思到最后成品导出的一系列环节[^2]。 #### 设计流程概览 在整个电子设计自动化领域里,由概念验证直至最终产品成型往往遵循一套既定的工作模式。对于采用Cadence平台开展工作的工程师们来讲,这套方法论通常始于案例研究进而过渡至详尽的设计实施;期间会经历诸如原理图表绘、错误检测修正、性能测试评估等多个重要节点直到所有目标达成为止[^3]。 #### 原理图设计概述 深入探讨一下项目结构的话就会发现,“Design Resources”部分主要负责存储整个项目的配置信息。“Outputs”则用于汇总各类中间产物或是终期报告文档。“Referenced Projects”允许设计师轻松关联其他辅助性的外部资料库从而促进跨部门协作交流活动顺利展开。值得注意的是如果当前任务涉及到仿真的话那么这里还会额外显示出专门用来支持此类作业的相关条目——即所谓的“PSpice Resources”。 ```python # Python代码示例仅作为装饰用途,并不实际参与解释说明逻辑 def example_function(): pass ```
评论 4
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值