HDL—Verilog Language—Vectors—Four-input gates

Build a combinational circuit with four inputs, in[3:0].

There are 3 outputs:

out_and: output of a 4-input AND gate.
out_or: output of a 4-input OR gate.
out_xor: output of a 4-input XOR gate.

构建一个具有四个输入的组合电路。in[3:0]
有3个输出：
out_and：4输入and门的输出。

out_or：4输入或门的输出。

out_xor：4输入xor门的输出。

这个其实就是记住运算符就可以了

与运算符 &

或运算符 |

异或运算符 ^

module top_module(
    input [3:0] in,
    output out_and,
    output out_or,
    output out_xor
);
    assign out_and = in[3] & in[2] & in[1] & in[0];
    assign out_or = in[3] | in[2] | in[1] | in[0];
    assign out_xor = in[3] ^ in[2] ^ in[1] ^ in[0];
endmodule