《数字电子技术基础》4.4/6.5 组合逻辑/时序逻辑电路中的竞争-冒险

前言

《数字电子技术基础》第4.4节和第6.5节 组合逻辑电路和时序逻辑电路中的竞争-冒险现象学习笔记

4.4 组合逻辑电路中的竞争-冒险

4.4.1 竞争-冒险现象及其成因

之前讨论组合电路的逻辑状态时都是默认门电路处于稳定状态，但是根据MOS管动态特性可知，在电平发生变化时，一定会有相应的动态特性。如：

 在（a）的与门中只要AB不全为1时，Y=0。但是输入信号从1跳到0，B从0跳到1时。B首先调到以上，在极端的时间内AB同时处于高于的状态，此时便会出现极窄的Y=1的尖峰脉冲，或者称为电压毛刺。这种电压毛刺是系统内部的一种噪声，同理（b）也会产生。

这里将门电路两个输入信号同时向相反的逻辑电平跳变的现象称为竞争。

但是也不是全部的同时反向跳变都会出现竞争，当B上升到时，A已经下降到以下时，则不会出现尖峰脉冲（竞争）现象。

在复杂的数字电路系统中由于含有的与门和或门较多，而且不知道其中的AB跳变的先后顺序，以及它们在上升和下降时间上的细微差异，因此我们只能说只要存在竞争现象，输出端就可能产生尖峰脉冲的现象就称为 竞争-冒险。

 如果负载是一个对尖峰脉冲敏感的电路，那么这种尖峰脉冲可能使负载电路发生错误动作，因此应该避免这种现象。

*4.4.2 检查竞争-冒险现象的方法

在输入变量每次只有一个改变状态的简单情况下，可以通过逻辑函数式判断组合逻辑中是否存在竞争-冒险现象的存在。

如上图可以将逻辑式化成图中形式的，则可以判定存在竞争-冒险现象。

如果输出端变为或非和与非，同样存在竞争-冒险现象。

除了这种方法意外，只有通过实验检查方法来判断是否有竞争冒险现象。

4.4.3 消除竞争-冒险现象的方法

一、接入滤波电容

由于竞争-冒险产生的尖峰脉冲一般都很窄，所以在输出端并接一个跟小的滤波电容，就足以把尖峰脉冲的幅值削弱至门电路的阈值电压以下。但是这增加了输出电压波形的上升下降时间，输出波形变坏。

二、引入选通脉冲

 通过引入控制端P来控制输出，可以控制P端使其只有到达稳定状态时，才输出波形。

三、修改逻辑设计

如设计电路为Y=AB+A’C的电路，当B=C=1时，就会出现竞争-冒险。

这里可以增加一项改变这种情况：Y=AB+A'C+BC

6.5 时序逻辑电路中的竞争-冒险