Verilog中的Latch

Latch介绍

功能描述

  • Latches are level-sensitive (not edge-sensitive) circuits, so in an always block, they use level-sensitive sensitivity lists.
  • However, they are still sequential elements, so should use non-blocking assignments.
  • A D-latch acts like a wire (or non-inverting buffer) when enabled, and preserves the current value when disabled.

代码实现

module top_module (
    input d, 
    input ena,
    output q);
    assign q=(ena)?d:q;
endmodule

生成电路


module top_module (
    input d, 
    input ena,
    output reg q);
    
    always @(*)begin
        q <= (ena) ? d : q;
    end  
endmodule

生成电路


module top_module (
    input d, 
    input ena,
    output reg q);
    
    always @(*)begin
        q = (ena) ? d : q;
    end  
endmodule

生成电路


总结

可以看出上述3种描述方式生成最终电路是相同的。

  • 3
    点赞
  • 5
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值