Verilog刷题-15-Vectorgates

本文介绍了一个使用两个3位输入计算位或运算、逻辑或运算及两个向量的逆运算的电路设计。文章详细描述了如何通过Verilog HDL实现这一电路,包括位或、逻辑或和逆运算的具体实现。
摘要由CSDN通过智能技术生成

题目描述

  • 文字描述
    Build a circuit that has two 3-bit inputs that computes the bitwise-OR of the two vectors, the logical-OR of the two vectors, and the inverse (NOT) of both vectors. Place the inverse of b in the upper half of out_not (i.e., bits [5:3]), and the inverse of a in the lower half.
  • 图示
    在这里插入图片描述
    说明:while a logical operation treats the entire vector as a boolean value (true = non-zero, false = zero) and produces a 1-bit output.

代码

module top_module( 
    input [2:0] a,
    input [2:0] b,
    output [2:0] out_or_bitwise,
    output out_or_logical,
    output [5:0] out_not
);
    assign out_or_bitwise = a|b;
    assign out_or_logical = (a>0)|(b>0);   // 不知道为什么 (a>3’b000)|(b&g
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值