【持续更新】学习FPGA时遇到的报错

一、仿真前报错

1. 新建 “.mif” 文档时，报错：

 [filemgmt 20-1707] The file type 'Memory Initialization Files' is not user changeable.

 

        初始化时，没有.mif文件，generate output products之后才生成 “.mif”文件。再者直接编辑 “.mif” 文件，再综合实现生成bit文件，通过sdk读取 rom 中的数据与编辑后的.mif文件中的内容一致。

【解决方式】先不新建 .mif 文件，执行

elaborate.log文件

1. formal port 'clk' of type 'vl_logic' does not match with actual type 'logic'

【原因】缺少module定义

【解决方式】添加module定义

二、仿真过程中出现的问题

三、导出xsa文件时报错

1. 命令失败：无法从执行运行中获取BIT文件。

[Common 17-69] Command failed: Unable to get BIT file from implementation run. Please ensure implementation has been run all the way through Bitstream generation. Aborting write_hw_platform..
【解决方法】

重新“Run Implementation”，直到右上角提示“Implementation Complete”。

之后再重新导出hardware file即可。