门控时钟与复位问题

        门控时钟是降低功耗的一个有效技术，它能够在寄存器不工作时，直接让寄存器休眠，从而降低动态功耗及静态功耗，在时钟被门控时，时钟网络和及驱动的寄存器都停止工作，但是门控时钟也会导致时钟产生偏差，毕竟过了一个组合逻辑，如果时钟特别紧的话，可能会导致设计失败；

        传统设计中，系统时钟连接到DFF的时钟引脚，这也就导致了功耗的三个主要组成部分：

        1.组合逻辑消耗的功耗，组合逻辑的值在每个时钟边缘上都在变化，从而产生功耗；

        2.触发器产生功耗，即使触发器输入没有改变，触发器的内部状态也不为零；

        3.设计中时钟树缓冲区所消耗的功耗；

        门控时钟直接锁死了时钟，没有时钟翻转，DFF直接休眠也就不存在功耗情况，时钟门控可以在时钟树的根、叶节点或两者之间的某个位置进行；

        时钟树的功耗巨大，在一个芯片上基本上占了芯片功耗的50%，而在时钟树的根端直接来控制时钟的生成要比在时钟树的叶端有效，直接在根端控制，整个延着的时钟直接关闭，所有有关的DFF直接休眠。

        时钟门控必须经过锁存器锁存，否则没经过锁存，就会产生毛刺；

经过锁存后的门控时钟：

锁存器捕获使能信号的状态并保持其直到完整的时钟脉冲产生，使能信号要稳定在时钟的上升沿附近（锁存下降沿使能~），当然如果锁存器捕获的使能信号的生成命令逻辑特别复杂，或者时钟的占空比严重不平衡，那么这就会导致时钟门控出现问题，所以在用锁存器控制时钟门控时必须严格控制好时钟的占空比问题。

同步复位的四大优点

1.能保证电路的100%同步；

2.同步复位所产生的触发器更小，特别是复位与触发器输入的逻辑门控时；

3.同步重置确保重置只发生在活动的时钟边缘，用来处理微小的复位故障；

4.在一些设计当中，复位是内部电路产生的，这类设计使用同步复位，它将过滤时钟之间的逻辑方程故障;

缺点：

1.同步重置要保证复位信号足够宽，一定要在时钟有限沿采集到；

2.如果同步复位信号是在SOC中的组合逻辑产生的，那么重置也就必须经历许多级别的局部组合逻辑，那么在设计当中一定要考虑到重置如何产生甚至于重置产生是如何应用于设计的，并且重置可以被X掩盖；

3.在时钟门控下，如果时钟休眠，那么复位信号起不到任何作用，复位也就没法重置模块信号；

异步复位

优点

1.一些厂商的器件库里面是包含了异步可重置的触发器的，只要有这种异步可重置的触发器，数据路径就可以保证是干净的，这句话我是这样理解的，在同步复位过程中，是要有组合逻辑和输入信号操作的，这就导致组合逻辑带来的延迟，但是使用异步复位就可以保证不会将重置信号添加到数据路径当中；

2.其次就是相对于同步复位而言，无论有没有时钟信号，时钟是否休眠都不会导致复位不能工作，而且综合工具在对RTL电路综合时也偏向于产生异步重置；

缺点

1.在DFT测试中，如果异步复位不是从IO引脚驱动的，那么DFT扫描测试就必须将复位驱动网络禁用；

2.异步重置最大的问题就是异步的，断言和反断言处都是，这句话这样理解，就是在时钟的上升沿突然异步重置了，那么在触发器内部就可能会引起亚稳态，这就会导致触发器的重置状态会丢失；

3.再其次就是在异步复位中一般都是硬复位，但是如果由于噪声或者板卡中产生毛刺等问题就会引起系统复位，但是这种情况不是我们希望的，通常这就需要设计一个小故障滤波器来消除小故障对复位电路的影响。

SKEW：时钟偏斜，指两个时钟到达两个触发器上的时间不同，当时钟偏斜值大于两个顺序连接的触发器的数据传播路径延迟时就会出现问题，比如本来想打两拍的数据，但是由于存在上述问题，第一个触发器在输出时，第二个触发器的上升沿还没到，第二个触发器的上升沿到时，其输入已经时第一个触发器的输出了，本来要做的工作却没法做了：

 像如下的B和C这两种情况显然就是不满足的

 减小时钟偏斜的方法：

1.增大数据路径延迟：直接增大数据路径延迟，这相当于变相的降低时钟偏斜的消极影响，就不会产生上述的时钟偏斜大于短路径引起的消极效果。

2.时钟翻转：通俗一点讲就是在两个相邻的触发器上让其时钟相反，其目的在于保证有一个时间裕量，减少偏斜影响，就是第一个时钟的上升沿发送数据，但是此时对于第二个时钟时下降沿，那么在加上偏斜值，肯定要比第一个触发器的输出的短路经延迟要大。

3.交替相位时钟：这种方法就是在相邻的触发器上面，触发器上的时钟交替，

可以看到相邻的两个触发器有半个时钟周期的短路经时钟偏斜裕量。

4.平衡跟踪长度

大抵就是使用相同的驱动，相同的负载，在优化策略上采取一致的策略，在时钟方面尽量保持一致，使偏斜值达到最低。