低功耗设计（三）

晶体管级的功率降低优化

        

工艺进步会引起功耗降低这是必然的

1.布局优化

直连的模块，或者说数据输入输出比较复杂的模块应该处于硅上非常接近的位置，因为走线的长度会引起不必要的功耗，甚至是时序上的不可靠性，走线延时会明显影响时序性能，甚至出书Slack。

2.衬底偏压

泄露电流是Vth的函数，适当的提高反向偏置电压或者提高晶体管的阈值就会减少泄漏电流，从而降低静态功耗。

设计Vth动态变换的电压模式，在比较活跃的状态下，反向偏置较小，而在待机状态下反向偏置较高，这就涉及到低功耗一所述的不同阈值期间，活动性小的，翻转性小的电流上功耗低，翻转性大的阈值电压设为高，防止泄漏电流。

3.减小氧化层厚度

栅极和沟道之间的绝缘体氧化物应该尽可能的薄，从而增加沟道导电性能，并在晶体管断开时减少亚阈值泄露，当然如果太薄也不可以，如果太薄了就会导致量子隧穿效应，从而增加功耗。

4.减小电容

 ：扇出门输入电容。

：走线电容。

：寄生电容。