关于AD17 原理图设置差分出现Number of nets in differential pair ** is 1 instead of 2的问题

最新推荐文章于 2024-10-23 09:25:12 发布
最新推荐文章于 2024-10-23 09:25:12 发布
阅读量8.4k 收藏 26
点赞数 4
文章标签： pcb usb 硬件 嵌入式
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/C_linux_233/article/details/119886649
版权
博客讲述了在原理图导入PCB过程中遇到差分对网络数量错误的问题，解决方案是将D+/D-更改为_P/_N格式，避免使用AD不识别的DP/DN格式。即使导入后仍有错误提示，但只要PCB中设置好差分，系统会自动生成差分网络。关键在于正确设置差分对的命名规范。
摘要由CSDN通过智能技术生成

首先可以看到原理图中放置了差分对

 

在原理图导入到PCB的时候发现Number of nets in differential pair ** is 1 instead of 2

 解决方法：

将D+/D-改为_P/_N，注意，不能改成将+/-改为P/N(如改为：DP/DN），这种格式AD是不认的

更改后如下图：

 导入会发现还是有错误

 没关系，原因是PCB中没有设置差分，直接导过去即可，他会自动生成差分网络

 

 可以看到D+/D-是无法创建差分的，格式一定要_P和_N

 然后再PCB中可以看到差分网络已经创建完了

 

C_linux_233
关注
Altium Designer在由原理图导入PCB图报错：Number of nets in differential pair NET-TX+ is 1 instead of 2
寞水
09-13 5065
寞水
Altium designer原理图导到pcb中，出现一堆“Add pin to nets”错误？但Excute后又没问题？
夜半少年的博客
12-05 1万+
Altium designer原理图导到pcb中，出现一堆“Add pin to nets”错误？但Excute后又没问题？ 能够引起这个问题的原因有很多： ①你把2个PCB或2个原理图文档同时放在一个工程下时，会引起这个问题。因为一个工程内包含2个以上原理图文件时很容易出现元件标号相同的冲突问题，于是就会报出你这种Error； ②你的原理图元件的管脚定义与PCB footprint封装中的管脚定义不相匹配，也会出现这个错误。比如一个二极管，在你的原理图中的两个管脚...
Altium Designer原理图放置差分信号
cg125的博客
04-15 5万+
网上看到Altium Designer画差分线的用法，简直就是在误导人！居然在PCB文件上直接添加差分线做差分处理！且不说这个设计的步骤就是错的，而且很有个很重要的问题，那就是当你再次改变原理图，然后更新PCB的时候你会发现：你在PCB上设置的差分对没了！（本人使用AD14验证过，其余版本未知） 在此，贴图做一个从原理图到PCB的差分信号设置方法。 1.正确设置差分信号的名称：两条差分信号
Altium Designer -- 精心总结
热门推荐
不积跬步，无以至千里
08-13 23万+
以前是使用DXP2004来画图的，后来转行。想来已经有一年半的时间没有画过了。突然转到AD，有些不适应。用了下发觉很多功能确实比DXP要来的强大。花了不少时间和精力，将之前的一些经验技巧，进行整理总结。希望这篇文章，可以让人少走线些弯路。让初学者可以快速入门。 好了，言归正传，开始启程！ 首先下载AD16： Altium Designer 16.0.6 Build 282 安装教程：Alti
AD个人使用备注20220409
yueguang3048的博客
04-09 1415
Altium Designer 19在“Project”菜单栏下，点击“Project Options” 弹出对话框后选择对话框中的"Class Generation"，将蓝色方框里面的“Generate Rooms”选项进行勾选取消即可。“T P”->->"Version Control"->"Local History" 右侧有个“Use global repository”选上，在下面设好目录就行了，这样你所有的项目的”History“都到这个目录下了。结尾的，在使用T-A-U。
AD20中关于“Net(s) Not Found in Differential Pair”的解决方法
vizio.blog.csdn.net
03-08 1314
AD20中关于“Net(s) Not Found in Differential Pair”的解决方法
[Error] ADC.SchDoc Compiler Net NetU1_AD1_14 contains floating input pins (Pin U1_AD1-14) 19:27:
默默的努力
03-30 1万+
在Altium Designer中，画原理图的时候往往出现下列的提示，而且一下好好多个。 今天我也遇到这个问题，记得之前遇到过，解决了，但是没有整理。今天把解决办法也整理出来。 这个问题的原因是说管脚有悬空，但是明明是有网络连接的呀？为什么呢？如果细心点会发现，你的线可能全都连接的，但是却“没连接上”，为什么呢？这个要从元件封装说起，元件封装的引脚有很多属性，其中一个是电气特性（Electri
AD原理图编译ERROR：GND contains Output Pin and Power Pin objects
01-06
在画一块L298N芯片驱动舵机电路时，原理图编译出现了以下两个error： （1）、GND contains Output Pin and Power Pin objects. （2）、Net GND countains multiple Output Pins. 如下图所示：查了很多的CSDN文章后，...
AD21编译问题及解决方法（持续更新）
qq_44149667的博客
04-19 4717
1. contains floating input pins 这个问题的原因是说管脚有悬空，但是明明是有网络连接的呀？为什么呢？如果细心点会发现，你的线可能全都连接的，但是却“没连接上”，为什么呢？这个要从元件封装说起，元件封装的引脚有很多属性，其中一个是电气特性（Electrical Type），这里本事为了更好的描述引脚，供画图工具检查连接正确性的。但是如果遇到不是在同一个图中连线，而是在不同图中通过port连接，尤其是目标的另一端是FPGA的IO（他的电气特性一般为输入输出，或者被动），这样，你的
Altium 9中正确的差分对走线方法
08-15
用户不但可以在原理图中定义差分对，同样可以在PCB编辑器中定义差分对。在PCB面板中选择Differential Pairs Editor模式并点击Add按钮。在弹出的Differential Pair对话框中，在现有的网络中选择正极和负极网络，并对...
USB数据端子 type-A/B/C
mjf140118的博客
02-18 1万+
USB数据端子： USB的DP(D+) DM(D-)的英文全称是 1、DM：Data Minus，数据负信号; 2、DP：USB Data Positive，数据正信号; USB电源端子： 1、VCC(Voltage to Current Converter)正极 2、GND负极（Ground即地线） USB插头线一般的排列方式是VCC、 D- 、D+、GND type-c ...
设置差分对，有好几种方法，下面我就来一一介绍：
weixin_43356786的博客
10-27 1945
转自https://www.sohu.com/a/152779501_744981 <芯片之家> 原标题：AD PCB-如何设置差分对 设置差分对，有好几种方法，下面我就来一一介绍： 方法一： 原理图中直接设置好，然后导入到PCB中，如图，给要设置的差分对加上网络标号，分别要以_N和_P作为后缀，不然导入不识别，（我是AD10，不知道后面的版本...
(转载）Altium Designer差分对设置方法
tyler880的专栏
11-05 1万+
（转载来自：http://bbs.eeworld.com.cn/forum.php?mod=viewthread&tid=482917&fromuid=536508） Altium Design 10,电路图updatePCBdocument时，报错差分信号找不到。 net not found in differential pair in current pcb...
TYPE-C接口引脚详解
想你所想，做你所做
04-28 6万+
Type-C口有4对TX/RX分线，2对USBD+/D-，一对SBU，2个CC，另外还有4个VBUS和4个地线。 1、当Type-C接口仅用作传输DP信号时，则可利用4对TX/RX，从而实现4Lane传输，这种模式称为DPonly模式； 2、Type-C还保留了USB D+/D-，用以接USB2.0设备，同时使用USB D+/D-和上面的DPonly模式配合可实现DP+USB2.0模式； 3、正常来说USB3.0只需要使用2对TX/RX、USB2.0只需要使用一对D+/D-，所以Type-C接口中总会有一半
CADENCE使用的技巧与常见问题处理
他从晨雾中走来
04-12 4583
2022.4.12 遇到的问题是，跑仿真时，出了error，内容是例如“The instance 'I0' is referencing an undefined model or subcircuit,'XXX'"。 解决方案有两
MIPI 系列之 D-PHY
StephenZhou
03-22 1万+
MIPI 接口广泛用于摄像头，和显示部分；PHY 属于 MIPI 接口的最底层部分，也就是物理层，直接涉及到物理连线，信号传输等等，要搞清楚 MIPI 的数据传送，那么从 PHY 入手了解，是一个不错的选择； 既然是 PHY，那么肯定在 PHY 层上，还搭建了其他的硬件层次结构，这里暂时只关注 PHY 层，后面会结合更加上层的逻辑来分析；在 PHY 上，只负责定义数据物理层的收发标准； MIPI 的 PHY 分为了 3 种： D-PHY C-PHY M-PHY 他们之前有什么区别和联系呢？
EE214 Lecture 14 Differential pair部分公式推导
weixin_41873407的博客
04-02 1855
EE214 Lecture 14 Differential pair部分公式推导 今天在上八年级的妹妹讨论了一个数学这玩意到底有什么用的问题，正好当时在推导一些公式，里面用到的方法都是初中学过的，就把推导过程给她说了一遍，这里也是记录一下这样的整个过程。 ...
电路设计中，Type-C口还不会使用？
最新发布
peiorrong的博客
10-23 1430
在很多DIY中很少用到全功能的Type-C母座的，故很多厂家就推出了16P，14P，12P，6P的Type-C母座，其中最为常用的就是16P，本文就以16P来展开，其他的P数C口大同小异，这里通过一个表格做一下简单的区分。在使用C口的时候，如果适配器和设备都支持100W的功率，那Type-C数据线也必须得支持100W，故60W以上的数据线必须集成“电子标签”，也就是数据线上集成了芯片，故业内称“电子标签”！，其中PD快充协议就是USB-IF制定的标准协议之一，目的很明显，统一接口技术，规范接口的使用。
MIPI 打怪升级之D-PHY篇
梁的愚见
08-24 4525
MIPI D-PHY
HFSS 3D LAYOUT差分对设置与S参数查看
"HFSS 3D LAYOUT是一款强大的天线和射频微波电路设计工具，它提供了差分对的设置、S参数的查看和导出等功能，用于进行3D电磁仿真。用户可以通过差分对设置菜单调整差模和共模的参考阻抗，并在结果查看时分析差分S...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值