利用DRP动态调整MMCME2时钟频率

已于 2023-01-03 12:01:52 修改
阅读量5.2k 收藏 55
点赞数 4
文章标签： fpga开发
于 2022-09-27 21:31:01 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Cheng9730/article/details/127079040
版权

目录

MMCM结构

MMCM输出频率的动态调整

参考设计

参考设计概述

MMCM_DRP模块的端口

MMCM_DRP模块的参数

MMCM_DRP的状态机

实验内容

参考资料

MMCM结构

MMCM的结构见UG472的Figure 3-2。

时钟方面：CLKIN1为输入的Primary时钟，CLKIN2为输入的Secondary时钟，CLKOUT0~6为输出时钟，CLKFB为反馈时钟。

频率方面：D为输入时钟的分频器，O0~O6为输出时钟的分频器（O0支持小数分频），M为反馈时钟的分频器（支持小数分频）。

时钟频率按照下式计算：

CLKOUT0 = CLKIN1/2 × M / D / O0

MMCM输出频率的动态调整

从IP Integrator中添加时钟IP核时，可选择通过AXI4-Lite接口或DRP接口进行动态配置。对于K7系列FPGA，使用AXI4-Lite接口进行配置时，消耗的资源见PG065的Table 4-1。

上述资源消耗较多，采用DRP接口可节省LUT资源。DRP接口见PG065的Table 2-1。

通过DRP端口可访问的寄存器及寄存器位域的定义见XAPP888手册Table 1~Table 15。

通过上述寄存器可修改MMCM结构中输入时钟分频、输出时钟分频和反馈时钟分频的值，从而实现对输出时钟频率的调整。

MMCM动态配置期间或配置完成后必须进行复位，因此时钟频率的切换并不是一个连续的过程，见XAPP888。

参考设计

参考设计概述

XAPP888包含了一个利用DRP端口进行重配置的参考设计，其连接关系见XAPP888的Figure 3。

其中，MMCM_DR

最低0.47元/天 解锁文章
莫舒涵
关注
  • 4
    点赞
  • 踩
  • 55
    收藏
    觉得还不错? 一键收藏
  • 8
    评论
动态配置接口DRP(Dynamic Reconfiguration Port)
weixin_39410955的博客
04-10 5603
文章目录Introduction一、DRP 寄存器二、DRP状态机状态机框图 Introduction Reconfiguration of MMCM or PLL is performed through the DRP. The DRP provides access to the configuration bits that would normally only be initialized in the bitstream. This allows the user to dynamicall
FPGA部分动态重配置傻瓜教程+实例工程_实测可行
08-31
部分重配置允许设计者在系统运行过程中修改功能，而无需全面重新配置和重新建立连接，极大地提高了 FPGA 的灵活性。通过分时功能减少了 FPGA 的尺寸和数量（即成本） ；通过按需加载功能降低了动态功耗；通过时分多路复用设计功能提高解决方案的灵活性 。使用部分重配置可以让设计人员采用更少或更小的器件，从而降低功耗并提高系统的可升级性。 随时按需加载功能，更有效利用芯片。
IP CLOCK_WIZ动态重配置代码
08-10
XILINX VIVADO IP核clock_wiz的动态重配置代码，附带仿真。
【FPGA】正原子XC7A35T
最新发布
EllaZeng的博客
05-28 743
MMCM可以实现动态的调整，输出反向，PLL不行。除了这一点，两者完全相同。safe clock startup：只有在输出稳定的时候有时钟。dynamic phase shift：动态调整输出时钟相位。frequency sythesis：输出不同频率的时钟。dynamic recording：动态调整输出时钟频率。phase alignment：相位关系。minimize power：电源优化。下图可视为一个FPGA（官方手册）差分时钟：MRCC P,N。全局时钟：MRCC P。
【无标题】
qq_42959171的博客
12-08 270
MMCM and PLL Configuration Bit Groups
Xilinx 7系列MMCM/PLL端口简介
u011565038的博客
04-24 1202
在FPGA设计中，MMCM和PLL的端口允许设计者进行各种配置，包括设置时钟源的选择、分频系数、相位偏移等参数。此外，这些端口还可以提供时钟信号的状态信息，如是否锁定、频率误差等，以便设计者进行监控和调试。
xapp888_pll配置_mmcm_XILINXFPGA_xilinxmmcmdrp_cm888
09-11
xilinx fpga各版本mmcm/pll动态配置RTL代码，包括testbench
FPGA 时钟动态重配置/MMCM-DRP
RayAdass的博客
06-21 908
介绍了Altera平台和Xilinx平台的锁相环动态重配置原理以及配置流程
Xilinx 7系列中clock IP核通过AXI4-Lite接口实现动态重新配置
u011565038的博客
04-27 1370
当选择了动态重配置（Dynamic Reconfiguration）选项时，AXI4-Lite接口将默认被选中用于重新配置时钟组件。动态重新配置可以通过AXI4-Lite接口实现了Clocking Wizard IP核的时钟组件MMCM/PLL的动态重新配置。
MMCME2_ADV介绍 高级混合模式时钟管理器（7 Series FPGA）
热门推荐
Reborn Lee
08-11 1万+
目录 MMCME2_ADV 高级混合模式时钟管理器（Advanced Mixed Mode Clock Manager） Introduction Design Entry Method 端口描述（Port Descriptions） 可用参数以及例化模板介绍 MMCME2_ADV 高级混合模式时钟管理器（Advanced Mixed Mode Clock Manager） ...
Xilinx时钟的动态配置（DRP 接口）
qq_42959171的博客
09-20 446
参考设计使用处理MMCM地址的状态机驱动DRP端口，读取前面的值，屏蔽需要更改的位，设置新值，最后将该值写入MMCM DRP端口。
Xilinx FPGA GTX的DRP（Dynamic Reconfiguration Port）的时序配置模块
01-24
Xilinx FPGA GTX的DRP的时序配置模块，有如下特性： 1）使用verilog hdl语言编写； 2）对DRP动态可重配置，可读可写； 3）地址数据可根据需求自己更改 4）用户端口与GT*端口分开，互补干扰
xapp888_pll配置_mmcm_XILINXFPGA_xilinxmmcmdrp_cm888_源码.zip
09-30
xapp888_pll配置_mmcm_XILINXFPGA_xilinxmmcmdrp_cm888_源码.zip
IEC 62439-6-2010 drp
10-12
IEC 62439-6-2010 drp 分布式环网协议
drp.rar_DRP_drp sql
09-20
虽然这个DRP项目还未完成，但它已经展示了如何利用技术提升营销活动的管理水平。通过对销售预测、库存控制和供应链协调的智能管理，DRP系统可以帮助企业降低成本，提高客户满意度。同时，SQL的运用确保了数据的准确...
drp.rar_DRP
09-22
DRP，全称为Distribution Resource Planning，即分销资源计划，是一种集成的企业管理软件系统，主要用于优化企业的供应链管理和分销操作。在IT行业中，DRP系统通常包括库存管理、订单处理、销售预测、采购计划等多个...
正点原子FPGA学习笔记1——搭建一个时钟IP核，基于达芬奇开发板 A7
qq_40677883的博客
12-31 436
FPGA时钟IP核相关知识
Verilog 锁相环参数动态自动生成，Xilinx MMCM 和 PLL 动态配置频率
qq_46621272的博客
05-04 1701
本文介绍了Xilinx MMCM 和 PLL 的动态配置的方法 Verilog 代码计算生成 PLL_M、PLL_D、PLL_N 动态输出一个自定义频率的时钟 提供 VIVADO 仿真工程下载
【DRP】一阶段
赵小叔
04-04 1000
小编最近在学习DRP分销系统，通过一段时间的学习，整理一下学习的内容，对内容进行拿捏概括。最开始温习了Web开发的流程，从需求分析、分析设计、到数据库设计，再到环境的搭建 、开发和测试。初次接触DRP概念及其业务流程和业务的详细分析。再次熟悉HTML、CSS、JS、Servlet、JSP等BS相关的知识。   整个项目中设计的知识很多、很详细，学过的还有很多未知的技术，在学习中不仅复习了
如何确认 7 series fpgas transceivers DRP时钟频率
06-08
在 7 系列 FPGA 中，Transceivers DRP 时钟频率可以通过以下步骤进行确认： 1. 可以在设计中使用 Vivado 工具链中的 IBERT IP 核来测试 Transceivers DRP 时钟。在 IBERT IP 核中，可以设置 Transceivers DRP 时钟的频率，并对其进行测试和确认。 2. 可以在设计中添加适当的时钟控制电路，以确保 Transceivers DRP 时钟的频率的正确性和稳定性。例如，可以使用 PLL 来生成特定频率的时钟信号，然后将该信号作为 Transceivers DRP 时钟。 3. 在实际使用过程中，可以通过 ChipScope Pro 工具来监视 Transceivers DRP 时钟的频率。 需要注意的是，Transceivers DRP 时钟的频率应该符合 Transceivers 的数据速率和协议规范。在使用 Transceivers DRP 时钟时，一定要仔细查阅相关资料和文档，以确保正确配置和使用 Transceivers DRP 时钟，并验证其频率是否符合要求。
评论 8
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值