提示:文章写完后,目录可以自动生成,如何生成可参考右边的帮助文档
前言
整理自 b站fpga奇哥
fpga的代码综合后是数字电路,不要用单片机或者c的思维来写代码,了解底层结构能更深入的理解fpga
本节包括 IOB IDEALY SERDES PLL MMCM CLB LUT FF RAM DSP48 XADC等
可在vivado 布局布线后查看
一、IOB
IO口的管理单元 in out 输入输出
二、IDEALY
可控IO输入延时 高速通信常用
三、SERDES
非常重要 高速通信最重要的一个接口 串行器/解串器
四、PLL
倍频 降频 调相位
五、MMCM
功能类似于PLL 调节范围比PLL大 可以做外部晶振的第一级去抖
六、CLB
可配置的逻辑块 包括两块SLICE
七、LUT
fpga中没有与非门等结构 通过查找表来实现(LUT) 例如 与门两输入 4种情况 写出真值表来实现
八、FF
触发器 数电中的时序电路
九、复位问题
XILINX 复位机制:每一款开发板上都带复位按键,导致大家一写就要用复位按键做
1.复位,这种方式是不可取,产品上是不可能带复位按键的。IXILINX 推荐做法:高电平同步复位,复位尽量都是局部复位,不要有全局复位。异步复位对 BRAM,DSP 资源影响很大,导致 BRAM,DSP 跑不快。
2. 时钟,时钟结构:MMCM(调频)+PLL(调相),可以把 PLL 的锁相信号作为局部复位。