55，Verilog-2005标准篇：UDP header定义说明

最新推荐文章于 2024-07-24 23:22:05 发布
最新推荐文章于 2024-07-24 23:22:05 发布
阅读量299 收藏 4
点赞数 3
分类专栏： Verilog-2005标准详解篇 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/FPGA_LOVE/article/details/140231462
版权

UDP定义有两种形式。第一种形式以关键字 primitive 开头，后面跟一个标识符，即UDP 的名称。然后是一个用逗号分隔的端口名称列表，列表用括号括起来，括号后面必须是一个分号。UDP定义header之后的内容应是端口声明和状态表。最后，UDP 定义应以关键字 endprimitive 结束。

第二种形式同样以关键字primitive开始，随后是标识符，即 UDP 的名称。然后是一个用逗号分隔的端口声明列表，列表用括号括起来，后面是一个分号。UDP 定义header之后是状态表。UDP 定义应以关键字 endprimitive 结束。第二种形式把端口列表和端口声明合二为一了，代码更简洁。

UDP 有多个输入端口和一个输出端口；UDP 不允许双向的输入输出端口。UDP的所有端口都应是标量端口，不允许使用矢量端口。其输出端口应是端口列表中的第一个端口。

点赞加关注博主（ID：FPGA小飞）的博文，咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧！

FPGA小飞
关注
  • 3
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Matlab代码verilog-Verilog-HDL:程序-VerilogHDL
05-27
Verilog-HDL 该存储库包含有关Verilog HDL的程序 学习Verilog-HDL的资源 Verilog-HDL简介 Verilog是一种硬件描述语言（HDL）。 它是用于描述数字系统（如网络交换机或微处理器或存储器或触发器）的语言。 这意味着，...
vtr-verilog-to-routing:Verilog 到路由——用于 FPGA 研究的开源 CAD 流程
07-24
Verilog-to-Routing (VTR) 项目是一项全球性的合作项目，旨在为进行 FPGA 架构和 CAD 研究和开发提供一个开源框架。 VTR 设计流程将数字电路的 Verilog 描述和目标 FPGA 架构的描述作为输入。 然后执行： 精制与...
verilog -:或+:用法
SLAM_masterFei的博客
03-16 7690
最近在刷一些Verilog的题，希望对后续的找工作有所帮助吧。。。 一般而言对于类似多位输出赋值，一般而言是这样的： wire a[MSB:LSB]; assign a=b[MSB:LSB]; 这里的MSB 和LSB 都需要是常数而不能是变量，那么现实中很有可能需要对变量来进行操作，比如多路选择器等等，那么就可以用到 -：和+：操作符了，具体用法如下： module top_modul...
Verilog语法 -: +: 说明
little_ox的博客
06-16 6590
先看定义的变量是大端还是小端模式 reg [31:0] big_vect; //大端 reg [0:31] little_vect; //小端 看升序（+：）还是降序（-：） 看位宽并进行转换 举例说明： reg [31:0] big_vect; reg [0:31] little_vect; 问题： big_vect[0 +:8] little_vect[0 +:8] 首先查看变量big
verilog语法中+:和-：用法
yh13572438258的博客
12-09 1万+
verilog语法中+:和-：主要用来进行位选择。 位选择从向量net、向量 reg、整数变量或时间变量中提取特定位。可以使用表达式寻址该位。如果位选择超出地址边界或位选择为 x 或 z，则引用返回的值应为 x。声明为实时或实时的变量的位选择或部分选择应被视为非法。 向量net、向量 reg、整数变量或时间变量中的几个连续位可以被寻址，称为部分选择。有两种类型的部分选择，常量部分选择和索引部分选择。 向量 reg 或 net 的常量部分选择由以下语法给出： vect[msb_expr:lsb...
Verilog +: -:语法
热门推荐
我看唔人生
08-04 4万+
“+:”、"-:"语法 看到这个语法的时候是在分析AXI lite 总线源码时碰见的，然后查阅了资料，做出如下解释。 1.用处 这两个应该算是运算符，运用在多位的变量中，如下： slv_reg0[(byte_index8) +: 8] <= S_AXI_WDATA[(byte_index8) +: 8]； 2."+:" 变量[起始地址 +: 数据位宽] <–等价于–> 变量[(起始地址+数据位宽-1)：起始地址] data[0 +: 8] <--等价于--> data[7
verilog语法+:和-:
青春易逝，愿不负昭华，期待梦与远方
05-30 3461
前言 本文转载自 ：Verilog动态截取固定长度语法+:和-:
关于verilog语法中“+:”“-:”的用法
weixin_43824489的博客
07-31 6566
这个博主写的比较清楚 贴了verilog 2001这一部分的原文，建议先看这部分原文。 版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。 本文链接：https://blog.csdn.net/weixin_40994893/article/details/103487821 ...
Verilog 版本：Verilog-95、Verilog-2001与System Verilog区别简谈
OpenFPGA的博客
06-10 5888
发展历史1984年，Verilog开始作为一种专用的硬件建模语言使用，取得了相当大的成功。1990年，Cadence Design Systems公司将该语言面向公众开放，作为试图与VHD...
Linux中verilog-mode使用方法总结
Alfred的博客
06-18 5071
Verilog语言有几个设计缺陷，迫使用户输入和维护冗余信息，例如参数列表、灵敏度列表和跨模块连接语句。支持这些信息会导致潜在的错误，缺乏可维护性，以及整体的代码膨胀。
Verilog语法（一般不常见） -：与 +：的用法
zaifendoujiayou的博客
01-06 2991
语法定义 在Verilog2001以后，Verilog支持在范围中是用变量，并且引入心得语法如下： [<base_index> + : bit_width] //由低位到高位 [<base_index> - : bit_width] //由高位到低位 语法应用 wire [7:0] b; wire [3:0] a = b[6 - : 4]; //等价于 a = b[6:3] wire [2:0
Verilog动态截取固定长度语法+:和-:
whik1194的博客
02-19 1万+
动态截取固定长度数据语法，即+:和-:的使用，这两个叫什么符号呢？运算符吗？ Verilog比较方便的一个特点就是数据的截取和拼接功能了，截取使用方括号[]，拼接使用大括号{}，例如 reg [7:0] vect; wire a; wire [3:0] b, wire [5:0] c; assign a = vect[1]; //取其中1Bit assign b[3:0] = vect[7:4]; //截取4Bit assing c[5:0] = {a, b[3:0], 1'b1}; //拼接 于
Verilog-Utilty-Modules:用Verilog编写的实用程序模块的集合
04-10
Verilog实用程序模块用Verilog编写的一些实用程序模块的集合。包含的模块模块文件伪随机数发生器 线性移位寄存器 七段显示控制器 七段显示编码器 按钮防抖 时钟分频器 专柜 计时器边缘检测 GP脉宽调制器RGB LED脉宽...
1364-2005 - IEEE Verilog HDL 语言标准
05-04
1364-2005 - IEEE Standard for Verilog Hardware Description Language (Superseded) IEEE标准1364-2005，是2005年发布的Verilog HDL语言标准。目前该标准的状态是Superseded。
Matlab代码verilog-exuberant-ctags:具有MatlabOO功能的旺盛标签
05-27
【Matlab代码verilog-exuberant-ctags:具有MatlabOO功能的旺盛标签】是一个开源项目，旨在为使用Verilog语言的Matlab环境提供强大的标签导航支持。这个项目利用了Exuberant Ctags工具，这是一款广泛使用的源代码标记...
FPGA实验6： 有时钟使能两位十进制计数器的设计
lengmei1的博客
07-24 647
1.. 熟练掌握使用原理图设计较复杂电路；2. 学习原理图设计中总线的表示以及使用方法。
PWM再理解（1）
weixin_45547259的博客
07-18 944
昨天过于劳累，十点睡觉，本来想梳理一下PWM，今天补上。
FPGA FIFO IP核（1）
最新发布
weixin_45547259的博客
07-24 736
前两天梳理了PLL核ROM两种IP核，并分别通过一些小的实践应用来知晓其功能，今天继续介绍另外一种IP核：FIFO，今天的内容主要是理论部分。
Verilog语言和C语言的本质区别是什么？
linlaoshi2009的博客
07-22 427
当工程烧录进fpga之后，那fpga内的每个查找表的功能和连接方式其实就已经确定了，其实fpga内部的电路就已经确定了，后续需要处理的数据只需要从输入端流出到输出端，就完成了相关了运算，所以说fpga运行是数据流在底层硬件上流动，因此速度就很快。cpu他需要取址，译码等操作，每次只能执行一条指令，当他取到需要运算的数据后，如果要执行加法运算，就需要调用底层加法器，如果要执行除法，就要调用。其实就是给这些查找表赋值，确定这些查找表的功能，有的查找表根据写的代码，可能是加法器，减法器，
Verilog-A HDL教程：模拟扩展详解
9. **单位和精度（Units and Precision）**：Verilog-A支持定义物理量的单位和精度，使得设计更具物理意义，更便于模拟验证。 10. **模型的实例化（Instantiation）**：与Verilog HDL相同，Verilog-A也支持模型的...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值