Xilinx AXI-memory接口 转 AXI-stream 接口（含源码）

最新推荐文章于 2023-11-24 22:45:50 发布
最新推荐文章于 2023-11-24 22:45:50 发布
阅读量2.6k 收藏 18
点赞数 3
文章标签： FPGA AXI-Memory AXI-Stream
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/HPQ_8023/article/details/103334954
版权

AXI-memory接口 转 AXI-stream 接口

AXI-memory接口介绍

AXI-memory master接口
从图中我们可以看出memory接口有5个通道，分别是读地址通道，写地址通道，写响应通道，读数据通道，和写数据通道。
读写相互独立。
对于他们的时序为：master通过读地址通道，写地址通道下发写入和读取 数据 的地址 长度 和 ID号，写数据通道开始发送数据，此时应将写数据通道read信号拉高，待写入数据完毕后last信号会拉高一个时钟周期，随后我们应当通过写响应通道回复master写入数据已收到，完成此次写入数据操作。对于读取通道我们需要提取出读取命令中的长度和ID号，根据这两个信号来判断我们需要回复数据长度、ID号、以及last信号所在的位置。
这里我们应当注意的是：master端下发命令时并不是发一次命令等你执行完成后再发下一次指令，这里我们采用两种方法控制，一是单纯的使用ready信号来限制master的指令下发，但这样会导致较大的时间开销，从而会影响memory接口的传输速率；二是采用fifo来缓冲下发的指令，使用fifo的满信号来控制ready信号，这样可以平滑指令的扇出速率，降低对memory接口速率的影响。

最后就是将stream接口和memory接口中的读写数据通道进行对接完成接口转换。

具体详情可以查看源码。

axi-mm to axis.v

hpqztsc
关注
  • 3
    点赞
  • 踩
  • 18
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Xilinx FPGA PCIe XDMA性能测试演示视频（AXI4-Stream接口）
03-13
针对Xilinx KintexUltrascale系列FPGA 的PCIeXDMA在 AXI4-Stream接口形式下性能进行测试演示，支持4通道C2H/H2C、中断、轮询模式
基于FPGA的AXI-lite接口 UART设计
03-13
内含工程文件可以直接运行，且有仿真文件可以直接运行仿真看波形。文件中有文档讲解和程序注释也可以参考理解。
AXI-stream总线多端口仲裁算法_fixedpriority_roundrobin_arbiter_AXI-Stream_
10-02
AXI-stream总线多端口仲裁算法，包括固定优先级和轮询两种
Zynq-PL中创建AXI Master接口IP及AXI4-Lite总线主从读写时序测试
热门推荐
ningjinghai11的博客
06-06 1万+
转载：原文  http://www.eefocus.com/antaur/blog/17-08/423751_6cc0d.html0. 引言通过之前的学习，可以在PL端创建从机模式的AXI接口IP核。但是从机模式是被动接收数据，而不能主动的去获取数据，因此计划研究一下AXI Master接口的IP核的构建方法。 1. 利用向导创建AXI Lite Master测试用例    在这一步，AXI类型为...
XDMA的学习笔记2
qq_41305217的博客
08-10 1473
xdma应用介绍
aximm对接XILINX HP/GP接口，简化开发
08-20
避免AXI内部的4K对齐问题和Busrt短包传输问题，用户申请指定位置的指定长度及可以传输指定数据，该模块会内部对长数据包进行分割，切支持outstanding>=2的加速情况，利用率非常高。
AXI Memory Mapped to Stream Mapper学习笔记
星旭的博客
04-25 4612
官方手册地址为：https://china.xilinx.com/support/documentation/ip_documentation/axi_mm2s_mapper/v1_1/pg102-axi-mm2s-mapper.pdf 1.AXI Memory Mapped to Stream Mapper是Vivado内部的一个IP，实现AXI Memory总线接口到AXI Stream接口的...
AXI memory mapped to PCI Express 理解及仿真
superC的博客
12-05 9614
验证环境 win10 64bit modelsim 10.6d 64bit vivado 2017.4 KC705开发板 AXI memory mapped to PCI Express 系统框图 功能分析 此ip可以分为两部分， AXI MM/S bridge + pcie hard block. AXI MM/S bridge 用户侧逻辑接口为标准AXI4总线，通过 ...
一个寄存器转AXI数据流的代码
最新发布
xiaomingzi55的博客
11-24 406
【代码】一个寄存器转AXI数据流的代码。
PCIe to AXI Translation——PCIe 内存空间到AXI内存空间的转换
yundanfengqing_nuc的专栏
05-24 2674
PCIe to AXI Translation——PCIe 内存空间到AXI内存空间的转换 UltraScale系列芯片包含PCIe的Gen3 Integrated Block IP核在内的多种不同功能的IP核都会有一页设置为PCIe：BARs，设置IP核的Base address register 的相关参数，如图1所示： 图1 PCIe:BARs 配置图 一般来说在FPGA中使用PCIe核都是Endpoint mode，我们的PC主机端是Rootpoint mode，一般会有一个Root .
Xilinx_AXI_Xilinx_AXI-4verilog_
09-30
xilinx官网axi-4协议master/slave代码(verilog)
XILINX AXI-STREAM-FIFO 手册
09-06
XILINX AXI-STREAM-FIFO 手册
axi-stream data fifo 介绍
05-17
axi-stream data fifo 介绍
xilinx-axidma-master
06-29
xilinx_axidma-master
AMBA: AXI-Stream协议参考文档
08-21
AMBA: AXI-Stream协议参考文档, 内含文档: IHI0051B_amba_axi_stream_protocol_spec
xilinx-axidma 驱动模块 petalinux2020
10-19
xilinx-axidma petalinux2020，使用说明参见《xilinx_axidma 驱动移植与使用》 包含测试例程hello_dma
53-Vivado AXI4-stream 总线设计.7z
03-31
Vivado AXI4-stream 总线设计,Vivado仿真工程.
pg059-axi-interconnect xilinx
11-17
xilinx官方axi-interconnect应用手册，pg059
pg153-axi-quad-spi.pdf
03-25
是XILINX axi-quad-spi使用手册
axi-stream 怎样转成axi-lite
07-13
### 回答1： axi-stream和axi-lite是两种不同的传输协议，它们在数据传输的方式和控制信号上有所不同。在将axi-stream转换为axi-lite时，需要进行一些改变和调整。 首先，axi-stream是一种流式传输协议，它主要用于高速数据传输，没有固定的地址和控制信号。而axi-lite是一种基于地址和控制信号的传输协议，适用于低速数据传输和对外部设备的读写控制。 要将axi-stream转换为axi-lite，需要定义一个寄存器（或寄存器组），用于接收从axi-stream传输过来的数据。通过定义该寄存器的地址和控制信号，可以对其进行读写操作，并将数据传输到外部设备。 其次，需要根据具体的应用场景，对数据的格式和处理进行调整。axi-stream一般通过数据流的方式传输，而axi-lite传输的数据需要按照特定的格式进行打包和解包。因此，在进行转换时，需要对数据进行格式转换和处理，以满足axi-lite的传输要求。 最后，需要修改相应的控制逻辑和状态机来适应axi-lite的读写操作。axi-stream主要通过数据流传输，而axi-lite需要定义读写控制信号和状态机来实现读写操作。因此，在进行转换时，需要对控制逻辑和状态机进行修改，以实现axi-lite的读写功能。 总结起来，将axi-stream转换为axi-lite需要进行以下几个步骤：定义一个寄存器用于接收数据、调整数据的格式和处理、修改控制逻辑和状态机来适应axi-lite的读写操作。通过这些步骤，我们可以完成axi-stream到axi-lite的转换。 ### 回答2： 要将Axi-Stream转换为Axi-Lite，需要进行一系列的处理和转换。 首先，需要了解Axi-Stream和Axi-Lite之间的区别。Axi-Stream是一种高速数据传输协议，用于在数据流传输应用中实现高速数据传输。相比之下，Axi-Lite则是一种更简化、精简的协议，适用于低速、延迟敏感的访问要求。 要将Axi-Stream转换为Axi-Lite，需要将数据流转变为离散的数据包。可以通过添加一些额外的逻辑和寄存器来实现数据的提取和转换。 首先，需要添加一个接收缓冲区，用于接收Axi-Stream传输的数据。可以使用一个FIFO（First-In, First-Out）缓冲区来实现。将Axi-Stream输入端口连接到该缓冲区，并配置缓冲区的大小以适应数据传输的需求。 然后，可以使用状态机和控制逻辑从接收缓冲区中提取数据。根据Axi-Lite协议的要求，需要提取合适的数据字段，并将其放入适当的寄存器中。可以使用状态机来控制数据的提取和转换过程。 最后，在提取和转换数据后，可以使用Axi-Lite的地址端口和数据端口，将数据传输到Axi-Lite总线上。根据Axi-Lite协议的要求，需要设置地址、数据和控制信号，以完成对寄存器的读写操作。 总体而言，将Axi-Stream转换为Axi-Lite需要添加接收缓冲区、状态机和控制逻辑，并通过Axi-Lite协议完成数据的提取和转换。这样可以实现从高速数据传输到低速数据访问的转换。 ### 回答3： Axi-stream和Axi-lite是两种不同的通信协议，将Axi-stream转换为Axi-lite可以通过添加适当的逻辑和转换器来实现。下面是一种将Axi-stream转换为Axi-lite的方法： 1. 首先，需要添加一个转换器模块，该模块将负责将Axi-stream信号转换为Axi-lite信号。该转换器模块可以使用FIFO（First-In-First-Out）缓冲区来处理数据流，并将其转换为连续的数据列。 2. 转换器模块接收来自Axi-stream的有效数据包，并根据Axi-lite协议的要求生成对应的Axi-lite数据包。转换过程包括将Axi-stream的数据包拆分为Axi-lite的数据包，并提取有效数据和其他控制信息。 3. 转换器模块还需要处理Axi-stream信号的流速。由于Axi-stream的数据是连续流动的，而Axi-lite的数据包需要在时钟边沿进行传输，因此需要添加适当的时序逻辑来处理数据流速的差异。 4. 转换器模块还应该能够处理Axi-lite协议中的写入和读取操作。写入操作将由Axi-stream转换成Axi-lite写入操作，读取操作将由Axi-stream转换成Axi-lite读取操作。 5. 最后，通过适当的连接操作将转换器模块与Axi-lite总线连接起来，以实现从Axi-stream到Axi-lite的转换。 总结来说，将Axi-stream转换为Axi-lite需要添加一个转换器模块，该模块负责处理Axi-stream数据流的数据包和流速，并将其转换为符合Axi-lite协议的信号。这样可以实现从Axi-stream到Axi-lite的数据通信转换。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值