FPGA工程师核心竞争力是什么？掌握它不会被时代扔掉

 工程师核心竞争力是什么？掌握它不会被时代扔掉
对于FPGA工程师的核心竞争力，其实FPGA工程师在真正工业界还是有细分的，大致可以分为两部分，做IC原型验证的（包括design和verification），用FPGA开发产品的。
做IC原型验证大多不需要了解算法，只是根据设计人员的设计框图实现逻辑（大公司）；做产品开发的可能离具体的应用和算法更近一些，相当于将特定应用和算法做硬件实现。我这里讲的更加侧重的是做FPGA实现这类的工程师（包括IC原型验证的design和产品设计的design）。我将更细致的给出一些我认为重要的能力。
在这里，小编给大家整理了一批FPGA的学习资料，包括视频教程、电子书、案例、代码等，是一套价值极高的参考学习资料，方便每个阶段的学生、电子爱好者、电子工程师选择学习。需要的朋友可佳VX:xingxingge699,请先自报家门然后索取资料。
资料内容包括： “FPGA电子书资料汇总”；“《Verilog HDL 程序设计教程》135例”资料包。华为FPGA设计全套等10个资料包约10G的精华资料包。资料部分截图如下。限于篇幅，不再一一罗列了。
详细请看本文最后截图。
、 RTL设计实现能力。
关于FPGA工程师的核心竞争力，很多人会提到算法实现能力，我将这归结为RTL设计实现能力的一部分，RTL实现是FPGA工程师或者说HDL开发人员的入门首先接触到的东西，我将其总结为如下几点：
硬件的实现思路
设计实现和软件实现的思路不同，HDL作为一种描述语言，侧重的是对硬件的映射和连接关系的描述，当然也有逻辑、处理的实现，但归根揭底所有的逻辑都是在硬件上实现的，最终都会映射为加法器，乘法器，状态机，计数器，编码器（优先），解码器等等一些列硬件资源，对于逻辑拆解和抽象能力将直接关系到最终编码的效率。
简单的来说，好的HDL编码人员编写的代码更容易被编译器综合，对于初学者来讲，编译器的综合（包括后续Map布局布线）时间以及warning数量以及最后综合出来资源和你预先设计的吻合程度可以做为考量HDL代码好坏的一种方式。

资源和时序的优化能力
资源和时序的优化能力是作为FPGA（ASIC）开发人员进阶的能力࿰