Verilog学习--移位操作符、原码补码

已于 2022-09-16 10:20:25 修改
阅读量1.7k 收藏 1
点赞数 2
文章标签： verilog
于 2021-07-05 11:16:25 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/I_learn_code/article/details/118486158
版权
本文详细讲解了有符号数的原码和补码概念，重点阐述了正负数的补码运算规则，并展示了如何在Verilog中进行数值存储和算术逻辑操作，包括移位操作的有无符号区别。通过实例解析，帮助读者掌握补码在编程中的实际运用。
摘要由CSDN通过智能技术生成

原码与补码

有符号数，在代码中可以使用十进制数赋值给有符号数，在电路中，数值按照补码形式存储

  • 正数的补码：是其本身
  • 负数的补码：除符号位外，其余位取反，然后+1
reg signed [3:0] a, b;

a = 4'd6;	//原码为 0110，补码为 0110
b = -4'd6;	//原码为 1110 ->反码为 1001 ->补码为 1010

补码的补码是原码

算术操作符

  • 将负数赋值给reg或其他无符号变量使用二进制补码
  • 如果操作数的某一位是x或z,则结果为x

逻辑操作符

  • 如果操作数的任意一位为x或z，则其等价于逻辑不确定x
  • 如果操作数全为0，其逻辑值为0
  • 如果操作数有一位为1，其逻辑值为1
reg a = 4'b0011;	//逻辑值为 1
reg b = 4'b10xz;	//逻辑值为 1
reg c = 4'b0z0x;	//逻辑值为 x

根据这个例子，1的优先级更高

移位操作符

在Verilog中，移位操作符有两种，逻辑操作符>>和算术操作符>>>

  • 无符号数：算术右移和逻辑右移没有区别，都是左侧补0
  • 有符号数
    • 逻辑右移，左侧补0
    • 算术右移，符号为1则补1，符号为0则补0
行走的BUG永动机
关注
verilog学习笔记（持续更新）
weixin_42123710的博客
04-16 2006
文章目录第二章 Verilog 基础知识2.1 Verilog HDL语言要素2.1.1 空白符2.1.2 注释符2.1.3 标识符2.1.4 关键字2.1.5 数值2.2 数据类型连线型寄存器型2.3 [运算符](https://www.cnblogs.com/anne-vista/archive/2013/04/04/2999544.html)和表达式2.3.1 算术操作符2.3.2 关系操作符2.3.3 相等关系操作符2.3.4 逻辑运算符2.3.5 按位操作符2.3.6 规约操作符2.3.7 移位操
硬件描述语言Verilog学习（二）
安静到无声
06-14 1686
assign 语句是连续赋值语句，一般是将一个变量的值不间断地赋值给另一变量，两个变量之间就类似于被导线连在了一起，习惯上当做连线用。assign 语句的基本格式是： assign 语句的功能属于组合逻辑的范畴，应用范围可以概括为一下几点：需要说明的是，多条 assign 连续赋值语句之间互相独立、并行执行。always 语句是条件循环语句，执行机制是通过对一个称为敏感变量表的事件驱动来实现的，下面会具体讲到。always 语句的基本格式是： always 是“一直、总是”的意思，@后面跟着事件。整个 al
EDA/PLD中的Verilog HDL移位操作符
12-09
移位操作符有:* > (右移)　　移位操作符左侧操作数移动右侧操作数表示的次数，它是一个逻辑移位。空闲位添0补位。如果右侧操作数的值为x或z, 移位操作的结果为x。假定:reg [0：7] Qreg；. . .Qreg = 4'b0111;那么:Qreg >> 2 是 8'b0000_0001　　Verilog HDL中没有指数操作符。但是，移位操作符可用于支持部分指数操作。例如，如果要计算ZNumBits的值，可以使用移位操作实现，例如:32'b1 18; 如果真, Grade_A 赋值为Student; 如果Marks < =18, Grade_C 赋值为Student。下面为另一实例：
verilog 移位操作符
qq_36613247的博客
06-28 6159
移位操作符包括左移（），算术左移（）。移位操作符是双目操作符，两个操作数分别表示要进行移位的向量信号（操作符左侧）与移动的位数（操作符右侧）。算术左移和逻辑左移时，右边低位会补 0。逻辑右移时，左边高位会补 0；而算术右移时，左边高位会补充符号位，以保证数据缩小后值的正确性。移位有时候还可以代替乘除法。A = 4'b1100 ; B = 4'b0010 ; A = A >> 2 ; //结果为 4'b0011 A = A ...
Verilog基础，原码，反码与补码的概念
最新发布
FPGA/数字IC/通信算法
09-04 1269
Verilog中的module可以看成一个具有输入输出端口的黑盒子，该黑盒子有输入和输出接口(信号)，通过把输入在盒子中执行某些操作来实现某项功能。(类似于C语言中的函数)图1 模块示意图图1 所示的顶层模块(top_module)结构用Verilog语言可描述为：input a,input b,output outendmodule🔹 模块以module 开始，endmodule结束🔹 top_module 为模块名🔹 input : 为输入端口🔹 output: 为输出端口。
补码的意义及Verilog中的补码定点小数计算
king阿金
11-22 4301
目录 1.原码，反码，补码 2.补码的意义 3.Verilog中的补码运算与定点小数 3.1补码定点小数的加减运算 3.2补码定点小数的乘除运算 3.3对运算的结果近似截取一定位宽 3.4实际应用中的例子 1.原码，反码，补码 原码：n位的二进制数，最高位为符号位，正数为0，负数为1。剩下的n-1位表示该数的绝对值 反码：原码的符号位不变，正数不变，负数按位取反 补码：反码正...
verilog中的有符号数---原码、反码、补码
weixin_45759958的博客
04-19 4556
1.废话：在进行项目编写的时候发现需要用到补码以表示负数，即使用有符号数。 2.正题： ① 有符号数与无符号数 verilog中的 wire、reg 型变量未特殊申明的情况下默认为无符号数类型； 例如： wire [4:0] a = 5'b10110; reg [4:0] b = 5'b11011; 其大小转换为十进制规则为： 而对于有符号数类型，则需在申明时额外加上 signed 申明，其为二进制格式下的补码表示形式； 例如： wire signed [4:0] a ; r
Verilog——补码转换
热门推荐
weixin_41788560的博客
06-21 1万+
补码转换： 正数补码与原码相同； 负数补码转换方法是符号位不变，幅度位按位取反加一
verilog 负数移位
08-31
- *2* *3* [Verilog学习--移位操作符、原码补码](https://blog.csdn.net/I_learn_code/article/details/118486158)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_...
System Verilog学习1——数据类型
bjc15050103的博客
12-22 1368
相比于Verilog语言将寄存器类型reg以及线网型类型wire区分开来，SV中引入了logic，而logic只是单纯的赋予变量，用于软件环境构建，在验证语言中不需要刻意去划分reg以及wire。 与logic相对应的是bit,它们均为矢量类型，区别在于： logic是四值逻辑，0，1，X，Z bit是二值逻辑，0，1 在硬件环境里一般用logic,在软件环境里用bit 四值逻辑类型：integer logic reg net-type(例如 wire tri) 二值逻辑...
computer-organization-lab 中山大学计算机组成原理实验
06-17
- **逻辑操作符**：学习非、与、或、异或、xnor等逻辑门的Verilog表示。 - **组合逻辑电路**：如加法器、编码器、译码器、多路选择器的Verilog设计。 - **时序逻辑电路**：学习寄存器、触发器、计数器、移位...
verilog移位与拼接实现
gaibian2017的博客
10-10 623
verilog移位操作
verilog中采用{}移位的理解
Welcome
08-14 4572
这里写一个简单的例子： reg[2:0] led; always @(posedge clk or negedge reset) begin if(!reset) led <= 3'b001; else led <= {led[1:0],1'b0}; end 主要在代码：led 这里{led[1:0],1'b0}组成了一个新的3bit数据： 将led[1:0]和
Verilog学习笔记（三）变量与操作符
bjwhile的博客
03-31 579
Verilog学习笔记 文章目录Verilog学习笔记前言一、变量1.1网络数据类型wire,tri1.2寄存器类型reg1.3Memory型二、操作符号2.1逻辑运算符：2.2关系运算符：2.3等式运算符2.4移位运算符2.5位拼接运算符2.6缩减运算符2.7关键词三、赋值语句3.1非阻塞赋值3.2阻塞式赋值总结 前言 本次主要介绍一些常用的变量类型和操作符，变量和操作符是操作语句的重要组成。 一、变量 1.1网络数据类型wire,tri wire,tri两者语法功能相同 wire用于单个门驱动或连
Verilog中负数的存在形式
weixin_30323961的博客
05-23 4256
　　在Verilog中，负数是以补码的形式存在的，当要使用是，需要现转化成原码的形式。 转载于:https://www.cnblogs.com/lovexz/p/6894623.html
两数之差的补码等于被减数的补码与减数相反数的补码。_硬件探析之补码
weixin_39789370的博客
11-24 511
一、前言图 1 ——摘自《FPGA那些事--时序篇》二、正文我们先看一下数电课本的一般性介绍：图 2以上介绍简单粗暴，对于正数 ：原码 = 反码 = 补码 = 该数的二进制表示再加上符号位0对于负数：原码 = {1, 该数的二进制表示} 这里使用...
verilog 移位运算符 说明_Verilog HDL基础教程之：数据类型和运算符
weixin_39874379的博客
01-12 2055
6.移位运算符在Verilog HDL中有两种移位运算符。：(左移位运算符)>>：(右移位运算符)其使用方法如下：a >> n;a n;a代表要进行移位的操作数，n代表要移几位。这两种移位运算都用0来填补移出的空位。下面举例说明：module shift;reg [3:0] start, result;initial beginstart = 1; //start在初始时...
25，Verilog-2005标准篇：移位运算符
FPGA_LOVE的博客
06-23 513
右移运算符 >> 和 >>> 应将其左操作数向右移动，移动的位数与右操作数的位数相同。如果结果类型为无符号，算术右移应将空出的位填为零，如果结果类型为有符号，则应使用左操作数最高位（即符号位）的值来填充空出的位。左移运算符
负数补码(two’s complement)的原理及证明
lmjq的专栏
04-04 1万+
（转自：http://blog.pcware.cn/linux/tows_complement_proof.html）在本文里面，com指代complement, neg指代negative,并且本文涉及的是”2的补码”(two’s complement)而不是”1的补码”(one’s complement)学过计算机的大部分人都知道负数在计算机内部是用补码表示的，但是大部分的教材和文
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值