这篇博文是关于分频器最后的讲解了,主要是要实现nume/deno倍的分频。对于nume/deno倍的分频,实质上就是要在nume个输入的时钟周期里,输出deno个脉冲。因此这里需要通过简单的数学运算来保证deno个脉冲的输出。nume,deno,quot和remd满足下面的式子:nume = quot*deno + remd,从这个式子中我们可以得到quot=nume/deno,即nume和deno相除向下取整;remd ==nume%deno,即nume和deno相除得到的余数。这样要实现nume/deno的分频,就需要remd个quot+1的分频和deno-remd个quot分频,这样算下来这个分频的个数为remd + (deno-remd)=deno,也就是需要deno个脉冲,而这deno个脉冲正好是在remd*(quot+1) +(deno-remd)*quot=remd + demo*quot=nume个时钟周期产生的,也就是我们一开始提到的在nume个时钟周期里输出deno个脉冲。以上便是实现任意分数分频的原理,下面利于verilog进行实现。上面的原理可以转化为以下的几个模块:
这里整数分频1实现的是quot+1分频器,整数分频2实现的是quot分频,根据前面两篇博文的介绍,这两个整数分频器实现起来并没有什么难度。但需要注意的是,在整数分频过程中需要加入同步信号sync,因为当整数分频1和整数分频2互相切换的时候,并不一定以这两个整数分频器的上升沿开始的,因此这里加入sync