Vivado时序报告中 WNS、WHS为“inf“的原因

最新推荐文章于 2024-03-28 16:33:14 发布
最新推荐文章于 2024-03-28 16:33:14 发布
阅读量1k 收藏 1
点赞数 1
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Kamisamaaaa/article/details/131435329
版权

在自己做流水线乘法器和单周期实现的乘法器时，发现流水线的乘法器约束时钟后就可以的到timing report中的WNS、WHS

而单周期的不行。只能显示“inf”。在XILINX官网的问题描述中找到了解决办法。

因为求路径延时都是从寄存器到寄存器的，单周期的乘法器输入没有寄存器，只有一个寄存器打拍输出，因此也无法计算延时。

解决方法是将所测模块加一个wrapper，使用寄存器输入即可测量延时。

参考链接：https://support.xilinx.com/s/question/0D54U00005kL6OTSA0/reported-wns-is-inf?language=en_US

ICMANV3
关注
  • 1
    点赞
  • 踩
  • 1
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
时序分析基本概念介绍<Infinite Window>
Tao_ZT的博客
01-13 1512
今天我们要介绍的时序分析概念是Infinite window， 全称无穷大的时间窗。这是用于SI分析时的一个概念。如下图所示，在分析SI时，图中的两条相互影响的net;假...
vivado时序菜鸟学习
05-09
转载，用作共同学习，vivado时序分析，菜鸟工程师入门级别可进入。
Vivado时序报告中WNS,WHS结果为inf的解决办法
最新发布
weixin_45988905的博客
03-28 373
Vivado时序报告中WNS,WHS结果为inf的解决办法.
VIVADO中WNS，WHS，TNS，THS含义
热门推荐
zpc0212的博客
03-25 2万+
最近在推进项目进度，由于数据总线宽度达到1024位（K7还是厉害），使用VIVADO过程中时序警告特别大。所以关注了一下时序警告的具体含义。 运行“report_timing”或“report_timing_summary”命令后，会注意到 WNS、TNS、WHS 和 THS。 WNS 代表最差负时序裕量 (Worst Negative Slack) TNS 代表总的负时序裕量 (Tot...
vivado产生报告阅读分析16-时序报告12
cckkppll的博客
11-22 258
vivado产生报告阅读分析16-时序报告12
【 Vivado 】时钟类型
Reborn Lee
12-27 6255
 Vivado进行时序分析，对时钟的约束是必不可少的，设计中的时钟可分为一下几种： Primary Clocks 主时钟； Generated Clocks 衍生时钟； Virtual Clocks 虚拟时钟。 Primary Clocks 主时钟一般是FPGA外部芯片如晶振提供的时钟，通过FPGA引脚输入。Vivado进行时序分析时，以主时钟的源端点作为延时计算起始点(0ns点)。主时钟...
Vivado WNS以及TNS
qq_42023732的博客
10-30 1184
从上面的Design Timing Summary中可以看出，WNS以及TNS是针对Setup Time Check的，而WHS以及TNS是针对Hold Time Check的，TNS 代表总的负时序裕量 (Total Negative Slack)，也就是负时序裕量路径之和。THS 代表总的保持时序裕量 (Total Hold Slack)，也就是负保持时序裕量路径之和。这些参数为正表示时序正常，没有违规，否则，表示时序不满足要求，时序违规。
时序约束中一种特殊的情景分析—— infeasible path
d_b_的博客
11-03 1154
DC综合相关问题，时序问题（infeasible path）
Vivado时序分析高级使用技巧详解.zip
08-08
该资料详细讲解了Vivado的时序分析，为官方正版开源资料，本资料积分便宜、资料优质，更有惊喜在里面，下载不亏！
delay_add.rar_vivado_vivado VHDL_vivado时序_高层次综合
09-24
利用Vivado高层次综合实现的用HDL语言描述的时序的delay函数
vivado时序约束合集.rar
10-02
vivado时序约束最全资料，包含官网教程，自己整理教程
Vivado集成开发环境时序约束
11-15
文档详细讲述时序约束的定义，并使用vivado结合例子讲解，适合初学者学习FPGA开发
VivadoWNS、TNS隐藏，并非解决了时序爆红
m0_59487432的博客
07-12 2141
Vivado优化WNS、TNS
【Vivado那些事儿】VIVADO中时序报告中WNS，WHS，TNS，THS含义
OpenFPGA的博客
10-16 1万+
VIVADO中时序报告中WNS，WHS，TNS，THS含义运行“report_timing”或“report_timing_summary”命令后，会注意到 WNS、TNS、WHS 和 T...
What are TNS, WNS, THS, NVP and WHS
cy413026的博客
01-08 4946
Description After runningreport_timingorreport_timing_summarycommands, I noticed the WNS, TNS, WHS, and THS. Whatare WNS, TNS, WHS, NVP and THS? Solution WNS = Worst Negative Slack TNS = Tot...
Vivado 时序分析（理论篇） 卷一
ciscomonkey的博客
05-27 6192
文章目录引言1、建立余量2、建立时间余量的Vivado软件分析 引言 在之前我的文章中，已经写过时序分析，但当时仅解决了step slack的问题，为了加深进一步的理解，随着资料的不断增多，现在，重新进一步整理，当然这一次整理将是干货的归纳，并且纳入IC学习路线一文中，为IC中的PT工具的时序分析先铺垫道路。 参考文章：https://blog.csdn.net/ciscomonkey/article/details/88046646 1、建立余量 从图中可以看出，data arrival time
【小技巧】FPGA工程综合后出现WNS或者TNS小于零的问题处理
FPGA/MATLAB学习教程/源码/项目合作开发
05-30 1万+
通常情况下，如果出现程序设计不合理，时序优化不到位等问题，vivado在布局布线之后，会出现WNS，TNS小于零的情况，如下图所示： 当WNS和TNS较小时，对于一些低速的FPGA工程，可以忽略，不影响系统的工作性能，而当WNS或者TNS负数较大时，那么必须对其进行时序约束，否则会导致系统工作稳定性变差。 具体操作如下： 选择 从中找到红色小于0的路径，然后鼠标右击，在弹出菜单中设置set_false_path，然后将产生的约束语句复制到约束文件中： FALSE PATH就是.
vivado跨时钟域路径分析
qq_33300585的博客
05-08 1683
vivado跨时钟域路径分析
vivado 时序约束教程
05-23
Vivado时序约束是一个非常重要的步骤，它可以帮助设计人员确保设计的时序得到满足。下面是一些Vivado时序约束的教程和资源： 1. Vivado时序约束指南：这是Xilinx官方提供的详细说明，包括介绍了如何使用Synchronous和Asynchronous复位，如何使用时钟缓冲器，以及如何使用时序约束等。 2. Vivado时序约束教程：这是一个较为详细的Vivado时序约束教程，包括了创建时序约束文件，添加约束，检查时序违规等内容。 3. Vivado时序约束视频教程：这是一个视频教程，讲解了Vivado时序约束的基本概念和使用方法。 4. Vivado时序约束实例：这是一个基于Vivado的时序约束实例，包括了一个简单的时序约束，以及如何通过约束文件来控制时序。 5. Vivado时序约束网上课程：这是一个由Xilinx提供的在线课程，讲解了如何使用Vivado进行时序约束。 以上是一些Vivado时序约束的教程和资源，希望能对您有所帮助。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值