Cadence 16.6 Allegro中如何设置多层板的每一层的差分信号的线宽和线间距以保证100Ω阻抗?

简单地说,从PCB板厂拿到各层的Thickness参数(或许介电常数也可以提供)后,利用Si9000设定好差分阻抗100Ω,计算出合适的差分线宽和线间距

项目上使用的层叠设置如下图所示,下图中各层的Thickness由PCB板厂提供。

上图勾选了右下角的Show Diff Impedance。

首先以Top层为例:

Top层厚度Thickness=2.1mil,介电常数Dielectric Constant=4.2,线宽Width=5.10mil,差分线内间距Spacing=8.5mil,Top层相邻的介质层的厚度为3.85mil,介质层的介电常数=4.5,Cross Section计算出的差分阻抗为88.622ohm,下面使用Si9000并使用相同的参数计算差分阻抗,用于与Allegro的计算结果对比。下图是相同参数条件下,Si9000的差分阻抗计算结果:

上图中,介质层厚度H1设置为3.85mil,介质层介电常数Er1设置为4.5mil,线宽W1(就是一般说的线宽)设置为5.1mil,线宽W2设置为(W1-0.5mil)=4.6mil,差分线内间距S1设置为8.5mil,Top层厚度T1设置为2.1mil,Si9000计算出的差分阻抗为99.07ohm,因此相对于Allegro的计算结果88.622ohm,Si9000的计算结果要偏大一些。

再以ART03层为例:

ART03层厚度Thickness=1.2mil,介电常数Dielectric Constant=4.2,线宽Width=4.00mil,差分线内间距Spacing=8.00mil,ART03层上方的介质层的厚度为4.33mil,介质层的介电常数=4.5,ART03层下方的介质层的厚度为15.75mil,介质层的介电常数=4.5,Cross Section计算出的差分阻抗为93.677ohm,下面使用Si9000并使用相同的参数计算差分阻抗,用于与Allegro的计算结果对比。下图是相同参数条件下,Si9000的差分阻抗计算结果:

上图中,ART03层下方的介质层厚度H1设置为15.75mil,介质层介电常数Er1设置为4.5mil,ART03层上方的介质层厚度H2设置为5.53mil(4.33mil+1.2mil),介质层介电常数Er2设置为4.5mil,线宽W1(就是一般说的线宽)设置为4.00mil,线宽W2设置为(W1-0.5mil)=3.5mil,差分线内间距S1设置为8.0mil,ART03层厚度T1设置为1.2mil,Si9000计算出的差分阻抗为94.24ohm,因此相对于Allegro的计算结果93.677ohm,Si9000的计算结果要偏大一些。

似乎Si9000的结果更被接受。

可以看出,Top层差分线线宽设置为5.1mil,差分线内间距设置为8.5mil,内部走线层差分线线宽设置为是4.00mil,差分线内间距设置为8.0mil是合适的,因此可以在约束管理器中将100ohm差分线的线宽Min Line Width设置为5.1mil(Top层)和4.00mil(内部走线层),将100ohm差分线的Primary Gap设置为8.5mil(Top层)和8.00mil(内部走线层)。

Cadence Allegro的精确差分线等长规则设置对于高速数字信号的完整性至关重要。首先,你需要确保差分对的线长严格匹配,这可以通过在约束管理器(Constraint Manager)中设置差分对规则来实现。你可以定义一个容差值,以允许线长有轻微的差异而不影响信号质量。 参考资源链接:[Allegro线宽与查分规则详细设置指南](https://wenku.csdn.net/doc/2ed4tyw0np?spm=1055.2569.3001.10343) 在设置差分线等长规则时,应注意以下几点: 1. 打开约束管理器,并选择“Differential Pair”类型的规则。 2. 指定差分对的名称,并根据需要设置允许的误差范围。 3. 选择适当的计算方法,如百分比误差、固定长度误差或综合考虑两种误差的方法。 同时,为了确保设计的电气性能,你还需要考虑线宽间距规则。线宽应根据电流负载热效应来设置最小值最大值,而间距规则应该保证导线之间以及导线与过孔之间的最小安全距离。在Allegro中,你可以在物理规则(Physical Rules)设置中完成这些配置,确保设计满足电气制造的要求。 间距规则的设置步骤如下: 1. 选择“Physical Rules”并找到间距规则设置。 2. 根据设计规范设置导线间、导线与过孔之间以及过孔之间的最小间距。 3.间距规则与特定的信号类型或网络类别绑定,通过约束分配表应用到具体的网络上。 综合上述,通过精确设置差分线等长规则以及对应的线宽间距约束,可以显著提高PCB设计的质量电路板的性能。《Allegro线宽与查分规则详细设置指南》将为你提供更深入的教程示例,帮助你在Cadence Allegro中高效地进行这些规则的设置管理。 参考资源链接:[Allegro线宽与查分规则详细设置指南](https://wenku.csdn.net/doc/2ed4tyw0np?spm=1055.2569.3001.10343)
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

努力不期待

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值