Cadence 16.6 Allegro中Static Phase的Actual和Margin都是黄色的原因

简单地说，可能的原因是：

在你布差分线的时候，你太心急，你只布了Signal_P和Signal_N的主线路，而没有布与之相关的比如匹配电阻或耦合电容的线，就去Analyze Actual和Margin。