如何处理逻辑设计中的时钟域

已于 2024-05-24 00:55:18 修改
阅读量112 收藏
点赞数 1
文章标签： fpga开发
于 2024-05-23 23:30:15 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Lily4801/article/details/139159479
版权

1.什么是时钟域

2.PLL对时钟域管理

不管是否需要变频变相，在FPGA内部将外部输入时钟从专用时钟引脚扇入后先做PLL处理。如何调用pll，见另一篇文章。

约束输入时钟

creat_clock -period 10 -waveform {0 5} [get_ports {sys_clk}]

3.单bit信号跨时钟

4.多bit信号跨时钟

闭环反馈

always@(posedge I_clk)

Lily4801
关注
  • 1
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
多时钟域下同步器的设计与分析
11-10
摘　　要：本文提出了多时钟域逻辑设计中的一般问题，介绍了异步电路设计中同步化处理的重要作用，分析了触发器失效的原因和几种可行的解决亚稳态失效的方法。 　　引言 　　在数字电路设计中，大部分设计都是同步时序设计，所有的触发器都是在同一个时钟节拍下进行翻转。这样就简化了整个设计，后端综合、布局布线的时序约束也不用非常严格。但是在设计与外部设备的接口部分时，大部分外部输入的信号与本地时钟是异步的。在SoC设计中，可能同时存在几个时钟域，信号的输出驱动和输入采样在不同的时钟节拍下进行，可能会出现一些不稳定的现象。本文分析了在跨时钟域信号传递时可能会遇见的问题，并介绍了几种处理异步时钟域接口的方法。
FPGA的跨时钟域信号处理——专用握手信号
07-20
　　在逻辑设计领域，只涉及单个时钟域的设计并不多。尤其对于一些复杂的应用，FPGA往往需要和多个时钟域的信号进行通信。异步时钟域所涉及的两个时钟之间可能存在相位差，也可能没有任何频率关系，即通常所说的不同频不同相。
EDA/PLD中的基于FPGA设计跨时钟域的同步策略
10-21
1 引言 　　基于FPGA的数字系统设计中大都推荐采用同步时序的设计，也就是单时钟系统。但是实际的工程中，纯粹单时钟系统设计的情况很少，特别是设计模块与外围芯片的通信中，跨时钟域的情况经常不可避免。如果对跨时钟域带来的亚稳态、采样丢失、潜在逻辑错误等等一系列问题处理不当，将导致系统无法运行。本文总结出了几种同步策略来解决跨时钟域问题。 　　2 异步设计中的亚稳态 　　触发器是FPGA设计中最常用的基本器件。触发器工作过程中存在数据的建立（setup）和保持（hold）时间。对于使用上升沿触发的触发器来说，建立时间就是在时钟上升沿到来之前，触发器数据端数据保持稳定的最小时间。而保持时间是时
基于FPGA设计跨时钟域的同步策略
01-19
1 引言 　　基于FPGA的数字系统设计中大都推荐采用同步时序的设计，也就是单时钟系统。但是实际的工程中，纯粹单时钟系统设计的情况很少，特别是设计模块与外围芯片的通信中，跨时钟域的情况经常不可避免。如果对跨时钟域带来的亚稳态、采样丢失、潜在逻辑错误等等一系列问题处理不当，将导致系统无法运行。本文总结出了几种同步策略来解决跨时钟域问题。 　　2 异步设计中的亚稳态 　　触发器是FPGA设计中常用的基本器件。触发器工作过程中存在数据的建立（setup）和保持（hold）时间。对于使用上升沿触发的触发器来说，建立时间就是在时钟上升沿到来之前，触发器数据端数据保持稳定的时间。而保持时间是时钟上升
跨时钟域信号处理中同步通信的设计的重要性及解决方法
01-19
上次提出了一个处于异步时钟域的MCU与FPGA直接通信的实现方式，其实在这之前，特权同学想列举一个异步时钟域中出现的很典型的问题。也就是要用一个反例来说明没有足够重视异步通信会给整个设计带来什么样的危害。 　　特权同学要举的这个反例是真真切切的在某个项目上发生过的，很具有代表性。它不仅会涉及使用组合逻辑和时序逻辑在异步通信中的优劣、而且能把亚稳态的危害活生生的展现在你面前。 　　从这个模块要实现的功能说起吧，如图1所示，实现的功能其实很简单的，就是一个频率计，只不过FPGA除了脉冲采集进行计数外，还要响应CPU的控制。 　　 　　图1 功能模块 　　CPU的控
FPGA跨时钟域设计
12-19
基于FPGA的数字系统设计中大都推荐采用同步时序的设计，也就是单...如果对跨时钟域带来的亚稳态、采样丢失、潜在逻辑错误等等一系列问题处理不当，将导致系统无法运行。本文总结出了几种同步策略来解决跨时钟域问题。
跨时钟域处理方法
好好学习，天天向上
08-16 9976
跨时钟域处理
跨时钟域电路设计方法
李须弥的博客
03-08 3510
在数字电路设计过程中 ，难免会遇到某个信号需要跨越不同时钟域的情况。如果对跨时钟域的信号不做妥善的处理，跨越时钟域后，信号可能发生亚稳态，传播亚稳态，导致电路工作异常。并且，由跨时钟域处理不当引发的问题可能是偶现的，通常很难复现和定位问题。综上，CDC(Clock Domain Crossing,跨时钟域)处理，是数字设计中基本而又重要的一个课题。 亚稳态 信号输入触发器时，如果在时钟的触发沿(Tsetup+Thold)时间窗口内发现了变化,会导致触发器采集到逻辑0与1之间的中间电平，采集到的值处于不.
FPGA设计-如何处理逻辑设计中的时钟域
XY_Chang的博客
12-09 1146
关于夸时钟域问题的整理
跨时钟域处理
Jackiezhang1993的博客
06-09 2197
广义定义的同步与异步逻辑如下： CLK间有固定的相位关系或者CLK特征是可预测的被称为同步逻辑； CLK间没有有固定的相位关系，即CLK特征是不可预测的被称为异步逻辑。 详细见静态时序分析（STA）基础 在时钟有效沿到来的前后，触发器数据端的数据不稳定导致违反触发器的建立时间或者保持时间，引起触发器的输出处于未
【嵌入式DIY实例】-Nokia 5110显示DHT11/DHT22传感器数据
视觉与物联智能
06-12 564
本文介绍如何将 ESP8266 NodeMCU 开发板 (ESP-12E) 与 DHT11 数字湿度和温度传感器以及诺基亚 5110 LCD 连接。
第19篇 Intel FPGA Monitor Program的使用＜二＞
weixin_47841246的博客
06-12 388
DE2-115_Computer System系统架构简介
Xilinx(AMD) vivado对FPGA网表文件进行功能仿真的方法
MmikerR的专栏
06-10 521
在FPGA开发中很多商用IP核出于知识产权保护的目的，不提供源代码，而是提供综合后的FPGA网表。由于没有源代码，也无法对网表文件直接进行仿真的操作来验证功能，此时需要独立的仿真模型文件。本文介绍在Xilinx(AMD) vivado软件下对FPGA代码综合生成网表、网表的仿真模型，以及使用仿真模型对网表进行仿真的方法。
军用FPGA软件 Verilog语言的编码准测之时钟
qq_34895681的博客
06-13 426
标准准则分为强制准则和建议准则，强制准则在Verilog编程中应该遵循，建议准则在Verilog编程中可参考执行。禁止将寄存器的输出直接连接到其他寄存器的时钟管脚。注：如有此类情况，可采用时钟网络驱动等措施。注：如果需要使用门控时钟，可采用在顶层创建独立的门控时钟生成电路等措施。EDA工具：ISE、Vivado、Quartus II。语言 ：Verilg HDL。注：如不能连接到数据端口或者复位端口等。
XILINX 7系列XDMA使用_IP核介绍以及工程搭建
m0_56222647的博客
06-14 897
PCIe 的物理位置，根据原理图的位置选择，本实验为ZYNQ7100，PCIE位置为X0Y0，由于是X8，占俩个GT BANK，但这好像只能选一个。： PCIe 最大的传输速率，PCIe-1.0 的最大传输速率为 2.5GT/S，PCIe-2.0 的最大传输速率为 5GT/S。第二页为PCIe 配置空间中的基础信息的配置。至于其他测试都很简单，关于驱动的东西我个人了解较少，后续再慢慢学习吧。连接好主机和FPGA的PCIE，保持FPGA上电状态，重启电脑。：主机给PCIE提供的时钟信号，通过原理图查看。
面试题记录1
shikuanlong的博客
06-13 192
序列检测题，三段式状态机编写
(55)MOS管专题---＞(10)MOS管的封装
最新发布
2401_84405631的博客
06-16 62
（a）在IC设计中，设计师使用电路设计工具（如EDA软件）来设计和模拟各种电路，例如逻辑电路、模拟电路、数字信号处理电路等。然后，根据设计电路的规格要求，进行布局设计和布线，确定各个电路元件的位置和连线方式。最后，进行物理设计，考虑电磁兼容性、功耗优化、时序等问题，并生成芯片制造所需的掩膜信息。（b）IC设计是芯片设计的核心部分，它涉及到电路设计、布局设计、物理设计等多个层面，旨在将各种功能电路集成到一个小尺寸的芯片中，以实现高度集成、高性能和低功耗的目标。
华为FPGA工程师面试题
道亦无名
06-04 1025
FPGA工程师面试会涉及多个方面，包括基础知识、项目经验、编程能力、硬件调试和分析等。
复旦微FMQL20SM全国产ARM+FPGA核心板，替代xilinx ZYNQ7020系列
YEYUANGEN的专栏
06-13 530
基于复旦微FMQL20S400M四核ARM Cortex-A7（PS端） + FPGA可编程逻辑资源（PL端）异构多核SoC处理器设计的全国产工业核心板，PS端主频高达1GHz。核心板CPU、RAM、ROM、电源、晶振、连接器等所有元器件均采用国产工业级方案，国产化率100%，并可提供国产化率证明报告。核心板通过国产工业级B2B连接器引出千兆网口、SDIO、USB、CAN、UART、SPI、I2C等接口，可通过PS端加载PL端程序，且PS端和PL端可独立开发。FMQL20SM核心板一款全国产工业核心板。
跨时钟域处理格雷码verilog
10-15
跨时钟域处理格雷码是指在不同时钟域之间进行格雷码的转换和处理。Verilog语言提供了一些机制来实现这样的跨时钟域处理。 首先，Verilog中可以使用时钟使能（clock enable）来控制时钟域切换时的格雷码转换。通过将格雷码生成逻辑放置在与时钟同步的时钟域中，然后通过时钟使能来控制格雷码转换的触发。例如，当时钟使能信号为高电平时，才允许进行格雷码转换。这样可以确保在不同的时钟域之间进行同步的格雷码处理。 其次，Verilog中也可以使用寄存器来存储并传递格雷码数据。在不同的时钟域之间，可以使用寄存器来进行数据的缓存和同步。通过在时钟域切换的边缘上，将新的格雷码数据写入到寄存器中，并在另一个时钟域的相应边缘上，将寄存器中的格雷码数据读取出来。这样可以确保在跨时钟域处理过程中，数据传递的正确性和可靠性。 最后，需要注意跨时钟域处理的时延问题。由于不同时钟域之间存在时钟延迟，因此需要合理的时序设计来保证跨时钟域处理的正确性。可以使用合适的时钟域切换信号和时钟域边缘触发机制，来确保时序的正确性和时延的合理性。 总而言之，通过合理的时钟使能控制、寄存器存储和时序设计，可以实现跨时钟域处理格雷码的Verilog设计。这样可以确保在不同的时钟域之间进行格雷码转换和处理的正确性和可靠性。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值