ise工程移植到vivado中

      1.打开vivado图形用户界面

      2.File-->New Project

      3.填好工程名字和工程路径,然后选择Imported Project

      4.选择ISE,选择合适的 XISE文件导入

        通过这四步可以将ise中的工程导入到vivado中。如果ise工程中使用的IP核在vivado中已经升级了,也就是说ise中的IP核版本太低。如果我们任然要使用ISE中的IP核,我们可以把该IP核的网表文件,添加到我们想使用的工程中。

      将ISE中的工程综合成网表文件时:有两个地方需要注意1.在综合设置中,-iobuf不要勾选,-iob选NO,综合,生成网编.ngc文件2.使用工程中使用的HDL语言写一个黑盒模块。在vivado中使用( read_edif    路径/xxx.ngc)读入网表文件到工程中,添加只包含端口信息的文件。

     Verilog:

module  add(a,b,c)

input a,b;
output [1:0]c;

end module

    VHDL:

entity add is

port(

     a:in std_logic;

    b:in std_logic;

    c: out std_logic_vector(1 downto 0)

)

end;

actecture behavior of add is

begin


end;


  • 3
    点赞
  • 26
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值