DFT ATPG coverage 详解

1. **定义**
   - **DFT (Design for Testability)**：可测试性设计是一种在芯片设计阶段就考虑如何提高芯片可测试性的方法。通过在设计中插入特定的测试结构，如扫描链、内建自测试（BIST）电路等，使得芯片在制造出来后能够方便地进行测试，以检测出可能存在的制造缺陷。
   - **ATPG (Automated Test Pattern Generation)**：自动测试向量生成是一种技术，用于为具有DFT结构的芯片生成测试向量（输入激励和预期输出）。这些测试向量被用于检测芯片中的故障，例如逻辑门的固定型故障（stuck - at故障，如某个门的输出总是固定为0或1）、桥接故障（两个不应该连接的信号线短路）等。
   - **DFT ATPG coverage（覆盖率）**：是指通过ATPG生成的测试向量能够检测到的潜在故障的比例。它是衡量测试向量有效性的一个重要指标。例如，如果一个芯片有100种可能的故障类型，而ATPG生成的测试向量能够检测到80种，那么覆盖率就是80%。

2. **影响因素**
   - **DFT结构的完整性和合理性**
     - 扫描链的设计：扫描链是DFT中常用的结构，它将芯片中的触发器连接成一个或多个移位寄存器链。如果扫描链设计不合理，例如链太长导致测试时间过长、链中存在断点或者连接错误等，都会影响ATPG的覆盖率。例如，一个过长的扫描链可能会因为传播延迟问题，使得某些故障的测试向量无法正确生成或者应用。
     - BIST电路的有效性：内建自测试电路用于在芯片内部自动生成测试向量并进行测试。如果BIST电路的测试图案生成器（TPG）设计简单，只能产生有限种类