DFT ATPG coverage 详解

1. **定义**
   - **DFT (Design for Testability)**：可测试性设计是一种在芯片设计阶段就考虑如何提高芯片可测试性的方法。通过在设计中插入特定的测试结构，如扫描链、内建自测试（BIST）电路等，使得芯片在制造出来后能够方便地进行测试，以检测出可能存在的制造缺陷。
   - **ATPG (Automated Test Pattern Generation)**：自动测试向量生成是一种技术，用于为具有DFT结构的芯片生成测试向量（输入激励和预期输出）。这些测试向量被用于检测芯片中的故障，例如逻辑门的固定型故障（stuck - at故障，如某个门的输出总是固定为0或1）、桥接故障（两个不应该连接的信号线短路）等。
   - **DFT ATPG coverage（覆盖率）**：是指通过ATPG生成的测试向量能够检测到的潜在故障的比例。它是衡量测试向量有效性的一个重要指标。例如，如果一个芯片有100种可能的故障类型，而ATPG生成的测试向量能够检测到80种，那么覆盖率就是80%。

2. **影响因素**
   - **DFT结构的完整性和合理性**
     - 扫描链的设计：扫描链是DFT中常用的结构，它将芯片中的触发器连接成一个或多个移位寄存器链。如果扫描链设计不合理，例如链太长导致测试时间过长、链中存在断点或者连接错误等，都会影响ATPG的覆盖率。例如，一个过长的扫描链可能会因为传播延迟问题，使得某些故障的测试向量无法正确生成或者应用。
     - BIST电路的有效性：内建自测试电路用于在芯片内部自动生成测试向量并进行测试。如果BIST电路的测试图案生成器（TPG）设计简单，只能产生有限种类的测试向量，那么就可能无法检测到一些复杂的故障，从而降低覆盖率。
   - **ATPG算法的能力**
     - 不同的ATPG算法对故障的检测能力不同。传统的算法如D - 算法、PODEM算法等在处理简单的固定型故障时可能效果较好，但对于复杂的故障模型（如延迟故障、桥接故障等）可能存在局限性。例如，D - 算法在处理具有大量反馈逻辑的电路中的故障时，可能无法找到有效的测试向量，导致覆盖率降低。
     - 先进的算法如基于模拟退火或者遗传算法的ATPG算法，虽然在处理复杂问题时有一定优势，但也可能因为算法参数设置不当或者计算资源限制等问题，无法充分发挥其能力，影响覆盖率。
   - **故障模型的准确性**
     - 如果采用过于简单的故障模型，如只考虑固定型故障，而实际芯片制造过程中可能出现多种其他故障类型（如开路故障、短路故障、延迟故障等），那么ATPG生成的测试向量就无法检测到这些未被考虑的故障，导致覆盖率不足。例如，在高速数字电路中，延迟故障是很重要的一种故障类型，如果在ATPG过程中没有考虑延迟故障模型，就可能遗漏对这类故障的检测。

3. **重要性**
   - **产品质量保证**：高的DFT ATPG覆盖率意味着能够检测到更多的制造缺陷，从而提高芯片的良品率。在芯片制造过程中，由于工艺的复杂性，可能会出现各种故障，如晶体管的短路、开路，逻辑门的错误连接等。通过高覆盖率的测试，可以筛选出有缺陷的芯片，确保交付给客户的产品质量。
   - **降低生产成本**：在芯片制造的后端测试阶段，如果覆盖率低，可能会有很多有缺陷的芯片未被检测出来而流入市场，这可能会导致客户投诉和产品召回等问题，增加成本。而高覆盖率的测试可以在早期发现有缺陷的芯片，避免不必要的封装和测试流程，降低生产成本。