FPGA之组合逻辑与时序逻辑、同步逻辑与异步逻辑的概念

组合逻辑电路与时序逻辑电路

数字电路根据逻辑功能的不同特点，可以分成两大类：一类叫做组合逻辑电路，简称组合电路或组合逻辑；另一类叫做时序逻辑电路，简称时序电路或时序逻辑。
如果数字电路满足任意时刻的输出仅仅取决于该时刻的输入，那么该数字电路为组合逻辑电路。相反，如果数字电路任意时刻的输出不仅取决于当前时刻的输入，而且还取决于数字电路原来的状态，那么该数字电路为时序逻辑电路。例如，下图中只由一个与门组成的电路就是一个组合逻辑电路。

对于上图所示数字电路，无论在任何时刻，并且无论上次A、B输入是什么情况，只要在当前时刻输入端口A、B同时为逻辑1时，输出端C才会输出逻辑1，而其他情况下输出端C都会输出逻辑0。由此可见符合组合逻辑电路的定义。
如果上图中与门的两个输入端分别是来自一个寄存器的输入和输出，如下图所示，那么这就肯定是一个时序电路。

 

对于上图所示数字电路，假设寄存器中目前保存的值是逻辑1，而此时输入端B没有从逻辑0到逻辑1的跳变（B相当于寄存器的时钟信号），设此时B为逻辑0，那么如果输入端A为逻辑1，则C输出逻辑1；但是如果过了一段时间后，A变为0，且随后B的上升沿到来，那么寄存器中保持的值变为逻辑