Parallel Prefix Adder 简介

Parallel Prefix Adder 简介

本次介绍电路设计中的PPA (Parallel Prefix Adder)，该技术可以高效求布尔状态下的2-输入加法，用于安全多方计算中算术分享对布尔分享的转化。接下来首先介绍Full Adder (FA) 和基于 FA 构造的RCFA。进一步介绍PPA的构造。

0. 入门

0.1 Full Adder

 

下图中，half adder表示对于两输入的加法电路求 S 和 C ，而右图则表示FA具体利用AND、 XOR 和 OR 门构造方法：

从上图可以看出，half adder 需要1层AND门，而FA则包含了2层AND门（OR中包含AND）。

0.2 RCFA