![](https://img-blog.csdnimg.cn/20201014180756916.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Zynq
文章平均质量分 82
RZJM_PB
这个作者很懒,什么都没留下…
展开
-
Zynq 平台运行SDK程序错误以及解决方法
今天调试了一下Zynq的PL和PS部分,所用的平台是Miz702 。PL部分还算顺利,但是PS部分出现了一些问题:问题1:在SDK程序编译通过后,点击RUN 出现以下错误:Zynq MMU page translation fault我的解决方法:把SD卡拔掉或者选择Reset Entire System 而不是选择Reset Process问题2:刚开始是可以正常运行的,有一次修改完原创 2015-10-11 23:04:24 · 9797 阅读 · 0 评论 -
【ZYNQ-7000开发之七】AXI CDMA特点以及在PS端使用的步骤_理论部分 未完待续
本编文章是AXI Central Direct Memory Access v4.1的阅读笔记简介:AXI CDMA 拥有AXI4的全功能,为嵌入式系统提供了高性能的片上互联 。原创 2015-12-22 01:12:26 · 10717 阅读 · 1 评论 -
【ZYNQ-7000开发之十】TGP+VDMA+HDMI搭建视频通路
本编文章在ADI官方HDMI例程的基础上进行修改,实现视频通路,为使用ZYNQ视频处理做好必要准备。在 【ZYNQ-7000开发之九】使用VDMA在PL和PS之间传输视频流数据 这篇文章中,介绍了如何使用VDMA传输stream类型的视频流数据,本次实验将结合【ZYNQ-7000开发之三】ZYNQ平台的HDMI驱动测试这篇文章,本次实验默认大家已经完成了【ZYNQ-7000开发之三】和【ZYNQ-7原创 2016-01-26 19:32:56 · 13388 阅读 · 10 评论 -
【ZYNQ-7000开发之十一】VGA RLT代码封装成AXI Stream
本编文章将对VGA的RTL代码,封装成AXI Stream,并且在vivado 里用TPG进行测试本篇文章的VGA RTL代码在【ZYNQ-7000开发之一】基础上修改,封装好的VGA Stream可以方面我们实现视频图像处理原创 2016-01-29 21:28:05 · 5712 阅读 · 0 评论 -
【ZYNQ-7000开发之九】使用VDMA在PL和PS之间传输视频流数据
VDMA可以把AXI4-Stream 类型的视频流通过S2MM,写入到DDR3中,反之也可以通过MM2S读入到VDMA接口的外设中。通过内嵌FPGA逻辑分析仪进行观察数据。原创 2016-01-14 11:35:02 · 21833 阅读 · 14 评论 -
【ZYNQ-7000开发之十六】音频信号处理
本编文章将使用Zynq开发平台Miz702上的ADAU1761音频编解码芯片,进行采样模拟音频信号(2路),转成数字信号,然后再通过ADAU1761转成模拟信号输出(2路)。在此基础上通过左右声道相减,简单的实现人声消除。本文不介绍ADAU1761驱动的编写方法,直接采用 Ali Aljaani编写的IP。 ADAU1761参数的配置参考 ADA1761 Datasheet本文所使用的开发板是Mi原创 2016-03-15 16:25:07 · 9939 阅读 · 2 评论 -
【ZYNQ-7000开发之十三】中断:私有定时器中断
上篇文章实现了了PS接受来自PL的中断,本片文章将在ZYNQ的纯PS里实现私有定时器中断。每个一秒中断一次,在中断函数里计数加1,通过串口打印输出。*本文所使用的开发板是Miz702(兼容zedboard) PC 开发环境版本:Vivado 2015.2 Xilinx SDK 2015.2*中断原理中断对于保证任务的实时性非常必要,在ZYNQ里集成了中断控制器GIC(Generic Interr原创 2016-03-06 11:32:01 · 4946 阅读 · 0 评论 -
【ZYNQ-7000开发之十四】Vivado HLS和OpenCV_上
本篇文章对Vivado HLS以及OpenCV HLS进行简要介绍,并且利用OpenCV HLS的函数,hls::Sobel,编写边缘检测算法,仿真测试,创建IP,最后在vivado里测试Sobel IP关于HLS详细内容请参考官方文献ug902-vivado-high-level-synthesis *本文主要参考文献: how_to_accelerate_opencv_application原创 2016-03-08 19:46:06 · 8180 阅读 · 0 评论 -
【ZYNQ-7000开发之十二】中断:PS接收来自PL的中断
本篇文章主要介绍外设(PL)产生的中断请求,在PS端进行处理。 在PL端通过按键产生中断,PS接受到之后点亮相应的LED.本文所使用的开发板是Miz702(兼容zedboard) PC 开发环境版本:Vivado 2015.2 Xilinx SDK 2015.2 搭建硬件工程建好工程后,添加ZYNQ IP双击 ZYNQ,打开Re-customize IP对话框,使能IRQ_P2P使能UART1原创 2016-02-25 13:10:32 · 17140 阅读 · 9 评论 -
Vivado AXI Reference Guide 阅读笔记
本文是UG1037 Vivado AXI Reference Guide的阅读摘抄笔记,希望帮助大家迅速了解AXI。Introducing AXI原创 2015-12-01 23:51:49 · 4272 阅读 · 1 评论 -
【ZYNQ-7000开发之六】使用PS控制DDR3的读写
本编文章的目的主要用简明的方法对DDR3进行读写,当然这种方式每次读写都需要CPU干预,效率是比较低的,但是这是学习的过程吧。本系列文章尽可能的让每一个实验都相对独立,过程尽可能保证完整性,保证实验的可重现性。 但是用到的模块或者IP的具体作用和用法不保证都重复详细的介绍。本文所使用的开发板是Miz702(兼容zedboard) PC 开发环境版本:Vivado 2015.2 Xilinx SDK原创 2015-12-25 12:46:12 · 13983 阅读 · 1 评论 -
【ZYNQ-7000开发之八】OLED的驱动
发现了个很好用的OLED IP,和大家分享下,顺便轻松下,这几天调试太坑。本系列文章尽可能的让每一个实验都相对独立,过程尽可能保证完整性,保证实验的可重现性。 但是用到的模块或者IP的具体作用和用法不保证都重复详细的介绍。本文所使用的开发板是Miz702(兼容zedboard) PC 开发环境版本:Vivado Design Suite 2015.2建立硬件工程新建工程选择Zedboard,点击原创 2016-01-02 16:18:06 · 4448 阅读 · 6 评论 -
Xilinx SDK API函数的使用方法 未完待续
本文主要参考Xlinx的Device Driver Programmer GuideDevice Driver特点原创 2015-12-23 11:09:41 · 7932 阅读 · 0 评论 -
【ZYNQ-7000开发之三】ZYNQ平台的HDMI驱动测试
高清显示是ZYNQ的一大特色,显示有利于观察数字图像处理的输出和人际交互。在本篇文章中,将在Xilinx ZYNQ平台上对HDMI进行测试,参考ADI的官方Demo。这个Demo涉及到vivado自动化工程TCL脚本文件的使用,PL和PS的联合处理,AXI接口的使用。本文所使用的开发板是Miz702(兼容zedboard)PC 开发环境版本:vivado 2015.2 SDk 2015.2原创 2015-12-08 00:57:26 · 19554 阅读 · 22 评论 -
【ZYNQ-7000开发之五】PL和PS通过BRAM交互共享数据
本篇文章目的是使用Block Memory进行PS和PL的数据交互或者数据共享,通过zynq PS端的Master GP0端口向BRAM写数据,然后再通过PS端的Mater GP1把数据读出来,将结果打印输出到串口终端显示。涉及到AXI BRAM Controller 和 Block Memery Generator等IP的使用。原创 2015-12-20 21:50:55 · 25860 阅读 · 18 评论 -
【ZYNQ-7000开发之二】QT+OpenCV的边缘检测测试
在本篇文章中,将实现在Xilinx ZYNQ上用QT+OpenCV实现显示图像,将使用OpenCV上的边沿检测算法进行演示。原创 2015-11-28 22:56:20 · 7141 阅读 · 0 评论 -
【ZYNQ-7000开发之一】PL部分驱动VGA显示静态彩色图像
在本篇文章中,将实现在Xilinx ZYNQ上实现用PL部分驱动VGA显示12bit的彩色图像,涉及到VGA的驱动原理,vivado上的PLL IP和ROM IP的使用以及彩色图像coe文件的生成。本文所使用的开发板是Miz702(兼容zedboard),软件开发环境:vivado 2015.2原创 2015-11-18 22:34:55 · 10299 阅读 · 1 评论 -
【ZYNQ-7000开发之四】在PS端使用AXI DMA传输的步骤
本篇文章简要总结下AXI DMA在ZYNQ PS端的初始化方法。本文摘抄自xilinx SDK的API文档,更加详细的内容请参考官方文档,这里只提取了关键部分。AXI DMA有两种模式,非Scatter Gather和Scatter GatherScatter Gather mode性能更好,更消耗逻辑资源,使用更复杂一些。非Scatter Gather mode则相反。原创 2015-12-16 01:48:36 · 14618 阅读 · 2 评论 -
AXI 调试波形记录
升级了Evernote,把密码忘了,暂时登录不了。现在这记录下吧。 驱动代码: int main() { init_platform(); xil_printf("----------The test is start......----------\n\r"); Xil_Out32(XPAR_AXI_VDMA_0_BASEADD原创 2016-01-07 21:23:13 · 3292 阅读 · 1 评论 -
ADI官方 HDMI IP core使用的问题
在这个路径下:\hdl\library\axi_hdmi_tx 打开axi_hdmi_tx_ip.tcl 可以看到以下的代码: adi_ip_create axi_hdmi_tx adi_ip_files axi_hdmi_tx [list \ "$ad_hdl_dir/library/common/ad_axi_ip_constr.xdc" \ "$ad_hdl_dir/libr原创 2016-01-09 11:11:56 · 3164 阅读 · 0 评论 -
【ZYNQ-7000开发之十五】Vivado HLS和OpenCV_下
本篇文章在上篇文章【ZYNQ-7000开发之十四】的基础上,利用OpenCV HLS的函数,hls::Sobel,编写边缘检测算法,仿真测试,创建IP,最后在vivado里测试Sobel IP,此外本篇文章的实验还要基于 【ZYNQ-7000开发之十】TGP+VDMA+HDMI搭建视频通路原创 2016-03-11 18:40:41 · 13296 阅读 · 13 评论